0 导言
DVI（数字视频接口）是当时数字显现范畴研讨和运用的热门，面向DVI输出的视频处理技能不只处理了显现器高分辨率、高改写率等问题，而且提高了安稳性和显现功用，并进一步下降了平板显现器的本钱。因此，面向DVI输出的视频操控器的研讨具有十分重要的现实意义。
根据DVI标准，一条TMDS通道能够到达165 MHz的作业频率和10b接口，也便是能够供给1.65Gb/s的带宽，这足以敷衍1920×1080@60 Hz（23寸LCD）的显现要求。别的，为了扩大兼容性，DVI还能够运用第二条TMDS通道，这样其带宽将会超越3Gb/s。也正是因为其较高的带宽优势，现在DVI现已成为了IT业界最具出路的标准。
DVI具有支撑高带宽数据传输和高清晰图画显现的长处。模仿视频的显现是经过数字到模仿到数字的转化完结的，而DVI接口无需进行这些转化，直接数字到数字，避免了信号转化而带来的图画质量丢掉，使图画的清晰度和细节表现力都得到了大大提高。根据以上长处，DVI接口被广泛运用于航空、航天等范畴。
1 整体方案规划
1.1 整体方案原理框图
用户输入4路DVI信号，然后根据输入信号特性进行挑选，将视频信号实时显现在液晶屏上。别的，将实时显现的图画回送给记载仪，此刻记载仪实时记载当时的信息以及毛病信息，保证在全使命阶段图画显现的正确性。根据规划要求，挑选Altera公司出产的FPGA芯片EP2S30F1020I4为主控芯片，装备芯片选用EPCS16SI16N。使用FPGA内部丰厚的逻辑资源和强壮的IP核，配以相应的外部电路，构建出一个灵敏、简练、牢靠的机载视频图形处理体系的嵌入式硬件模块。其整体方案原理框图如图1所示。
1.2 DVI编解码规划
在许多规划中，规划人员为了便利，简化电路，或许不会添加均衡器，对输入信号不进行处理。然后在后期的产品实验过程中，很简略就会呈现信号显现质量差，兼容性差的缺点，导致整个产品从头规划或整改，延缓了产品交货进展。根据用户输入的视频特性，本文选用均衡器+DVI编、解码器的办法，对输入、输出信号进行转化处理。这样处理有如下长处：传输间隔较长，信号搅扰小外围电路简略，规划灵敏、牢靠；体系速度快灵敏性强、功用可扩展，体系兼容性好。
在本体系中，选用TI 公司出产的均衡器DS16EV5110，该器材具有功耗低、体积小、外围电路简略等特色。别的，DVI编解码芯片选用TI公司出产的芯片TFP401和TFP410，相同具有功耗低、体积小、外围电路简略等特色。该器材操控引脚直接衔接至FPGA，能够很好操控这些器材的作业状况，以便减小功耗。而且，整个FPGA内部逻辑操控简略、牢靠。
在硬件电路规划中，还需求考虑高频特性对信号的影响。整个体系显现的分辨率为1600×1200@60 Hz，信号位为真彩色24b，选用奇偶办法，参阅时钟162MHz，DVI编码时钟为10×162MHz=1.62 GHz，其编码码元理论宽度仅为t = 11.62 Hz=0.62 ns，则码元的最大改变时刻应在0.624 = 0.16 ns之内。考虑数据传输的牢靠性和安稳性，选用双像素传输，能够大大下降信号采样频率。此外，还要考虑到PCB布局地线的完整性和供电去耦特性。其编解码芯片混合信号的供电参阅电路如图2所示。
2 SDRAM 视频缓存规划
2.1 SDRAM挑选根据
整个体系显现的分辨率为1600×1200@60 Hz，信号位为真彩色24 b，则一帧图画所需需求存储的容量C = 1600×1200×24=46080000 b≈47Mb；考虑到SDRAM乒乓操作和容量等问题，选用M%&&&&&%RO公司出产的容量为128M的MT48LC4M32B2TG-6器材，速度等级6，时钟频率到达166 MHz。该器材具有32根数据线和12根地址线，还有一些操控线。经过在FPGA内部树立逻辑操控单元，能够很好的操控SDRAM视频信号的翻转等操作。
2.2 FPGA内部原理逻辑框图
FPGA内部原理逻辑框图如图3所示。
2.2.1 FPGA内部逻辑功用介绍
（1）信号输入模块
这部分的主要功用是接纳外部输入的视频信号，增强输入信号的驱动才能，为信号的后续处理做准备。其用Verilog 言语完结的逻辑代码如下所示：
（2）数据流挑选模块
根据需求挑选两路输入视频信号中的一路进行输出。
（3）SDRAM乒乓操作和操控模块
因为SDRAM乒乓操作具有节约缓冲区空间、流水线式算法以及低速模块处理高速数据流的特色。因此，本规划选用乒乓操作SDRAM。
SDRAM作为整个图画处理体系的缓存，起着至关重要的作用。它将外部输入的图画按帧存入SDRAM中，然后按帧将图画数据送到外部持续处理。FPGA的操控逻辑所需求完结的功用有：接纳来自外部的图画数据，并进行缓冲和数据重组，发生契合SDRAM操控器位宽的数据信号；发生对SDRAM 的读、写指令和地址，并将它们寄存在FIFO中，随时供SDRAM操控器提取。因此，体系需求一个地址发生逻辑；对SDRAM进行直接操控，将用户发生的地址指令进行解析，发生读/写、改写等一系列操作，对SDRAM宣布的各种指令要契合特定的时序要求。在上电的时分还必须完结对SDRAM的初始化作业；树立用户与SDRAM 的数据通道，在SDRAM和用户接口之间传递需求写入或许读出的数据，而且调整对应读/写操作的DQS信号时序，使其满意SDRAM的要求；缓存从 SDRAM中读出的数据，因为直接读出的速度十分高，直接处理会对后端发生很大的压力。因此，需求进行缓存之后才送到后续处理。
（4）输出时序生成模块
这部分模块的主要功用是对SDRAM进行操作，生成需求的视频时序信号以及生成驱动液晶屏的视频信号。
2.2.2 SDRAM操作
为了满意前后端数据流匹配，并实时发送，这儿选用SDRAM读写替换进行的读写办法。
SDRAM读到写时序图如图4所示。写入和读出操作的建议是由行激活指令开端的，指令为10011，建议的一起sdram_addr送入列地址，建议写入读出指令时送入行地址。写入指令与数据同步，读出指令在宣布后潜伏期时刻后送出数据到端口，sdram_data为SDRAM 的输入输出数据端口。预冲办法选用了主动预冲，即在建议读写指令时将地址位A10置高就能够在读写操作后SDRAM内部主动进行预冲操作，不需求宣布额定指令，主动预冲占用4个时钟周期。
3 仿真剖析以及测验成果
读写操作替换进行仿真图如图5所示。图5中包含了两个写入操作，一个读取操作。
SDRAM在完结读写操作的一起还需求完结每64ms全行（4096行）主动改写操作，为一切行进行充电，否则就会导致SDRAM内的数据丢掉。主动改写时序图如图6所示。这儿将主动改写操作交叉在读写傍边，经核算为15μs 需进行一次主动改写操作，经过一个计数器每15μs 建议一次主动改写恳求，程序检测到主动改写操作恳求后进行主动改写操作然后再进行读写操作，主动改写操作占用10个时钟周期。图7为写和读之间交叉了一次主动改写操作，操作指令为10001。
测验成果证明，该缓存体系完结了预订功用，能够对视频数据进行更便利的操作与办理。SDRAM操作前与操作后图形作用比照如图8所示。
4 结语
本文介绍了某机载实时冗余视频图形处理体系的硬件电路规划方案，该体系使用FPGA规划结构化状况机完结对SDRAM的操控，完结了对数据的缓存规划，完结了对多路DVI视频冗余信号的解码、编码、实时处理以及输出显现。该体系电路规划简练，具有速度快、牢靠性高、灵敏性强和功用可扩展等长处。而且，因为信号通道添加冗余规划，因此加强了体系显现的安稳性和牢靠性。本体系现已投入运用，其功用牢靠、安稳，实用性强。该办法值得推行。
作者 赵小珍，刘波，朱标，陈文明
