1 导言
雷达高度表在飞机和导弹等的惯性导航和地势匹配导航中有着广泛的运用。雷达高度表是雷达向地上发射无线电电波，依据其反射回波的滞后时间来丈量距离，用来取得距离地上的相对高度的一种设备。别的经过对雷达回波的剖析处理可以了解地势状况。因为机载弹载雷达的外场实验安排施行难度大，实验费用贵重，而且跟着对雷达技战术方针要求的进步，对雷达测验设备提出了更高的要求。例如要求体系的数字化小型化，要求体系具有独立性和灵敏性等，而且为了不丢掉数据，测验设备应当可以接连长时间的纪录雷达的状况和信号。
CPLD（杂乱可编程逻辑器材）具有可编程性和完结计划简略改动的特色，可以极大的下降体系开发本钱和缩短开发周期，而且易于完结体系的集成化小型化。Altera公司的CPLD器材具有布线才能强，推迟可猜测等长处，合适于完结各类算法和组合逻辑。其MAX系列器材性价比高，传达推迟小，逻辑资源丰富，电路规划简略等特色使其特别合适用作逻辑操控电路操控。硬盘作为存储介质具有很高的容量价格比，且易于扩大，数据利于转存和后期数字处理。一般IDE硬盘受限于总线速率，其继续数据传输速率在15MBps左右。现在15000转的小型核算机体系接口SCSI（Small Computer System Interface）硬盘，总线数据传输速率为80-320MBps，继续数据传输速率大于40MBps，功能远远高于IDE硬盘。鉴于此，雷达高度表数据收集存储体系规划选用可编程逻辑器材和总线技能，运用高速SCSI硬盘作存储介质，而且脱离微机渠道，完结了雷达信号的灵敏收集和接连存储。
2 体系结构
整个别系结构如图1所示。体系需求记载两路雷达脉冲回波信号，六路雷达状况信号（为缓变电压信号，输入起伏不同），以及雷达体系同步脉冲和雷达信号波门之间的时间距离。要求收集脉冲回波信号时收集起点可选为信号波门前沿或同步脉冲后推迟必守时间，且推迟时间手动可调（调度规模5～200us），采样频率可调。要求存储数据具有固定的帧结构，利于过后剖析处理。
两个同步脉冲之间为一个数据收集周期：依据用户设定的收集起点和采样频率收集必定点数的回波信号，核算方针距离，收集六路中速电压，将上述数据依照必定的格局打包，加上帧标志后组成一帧数据，送入数据缓冲区，等候SCSI操控卡将数据写入SCSI硬盘。
3 体系的规划和完结
3.1数据收集电路
数据收集电路分高速和低速两个部分。两路雷达回波信号选用高速数据收集电路，模数转化器选用美国AD公司出产的AD9058双路模数转化器（ADC）。AD9058在片内集成了两个独立的高功能并行8位ADC，其单路最高转化速率可达50MSps，模仿带宽达175MHz；每个ADC有独自时钟及参阅电压输入；AD9058自身带有高安稳的2V电压参阅源，可大大简化电路规划；其数字地和模仿地分隔，有利于规划优异的接地计划以消除搅扰。
因为低速电压有六路需求收集而且输入起伏不同，可是要求的采样率较低，只需每个收集周期采样一次即可，所以低速数据收集电路选用了MAXIM公司的MAX196。MAX196为6路12位可编程ADC，每路模仿输入起伏程序可控，最高输入时钟2MHz，满意体系要求。
为发生高精度、高安稳度、低噪声、低颤动的体系时钟，时钟分体系选用高精度低相噪的温补、时钟分路器、分频器以及ET转化（PECL电平到TTL电平的转化）和TE转化（TTL电平到PECL电平的转化）来规划完结。高精度晶振作为时钟源，输出的纯洁时钟信号送到高精度单端转差分时钟芯片，输出PECL差分信号经分频和改换后用作高速收集电路的采样时钟，时间延时的计数时钟。PECL信号和器材在杰出匹配的状况下其信号速度、对外辐射、器材推迟以及输出信号颤动有着TTL和CMOS器材所无法比拟的优势，是规划高速数据收集体系时钟电路的抱负挑选［3］。
3.2逻辑操控电路
逻辑操控需求运用外部供给的同步和波门信号，这两个信号的好坏直接关系到体系逻辑的正确性和时间延时计数的精确性。对同步、波门信号调度的要害是将十几伏的模仿脉冲衰减到5伏以下，并确保衰减器与输入阻抗的匹配，防止信号反射。信号衰减后，送入高速比较器，取得TTL脉冲信号。因为选用高速比较器，调度后信号的上升和下降时间要比调度前模仿脉冲信号小得多，小于4ns。信号上升和下降沿的改进进步了CPLD的对信号脉宽、脉冲距离的丈量精度，为AD转化和时间延时计数供给了一个精确的时间起点。
在本体系中，ADC收集成果缓存选用多体存储结构，将存储器芯片分为多个别，各体之间并行作业，然后满意体系对数据存储速度的要求。别的，SCSI硬盘的直接读写首要有SCSI硬盘适配器经过DMA办法法完结。因为SCSI硬盘在寻觅扇区的进程中有2～9ms的距离，在这段时间内不能对SCSI硬盘进行读写。为了确保数据的接连计录和回放，必须有满意深度的数据缓存，因而在规划中选用两级缓存办法。在体系中，由AD转化电路送出的两路高速数据流，被存入到两个缓冲锁存器中，接着又被并行写入到两个高速异步FIFO中，这样FIFO的均匀写周期为AD转化电路数据更新周期的1/2，然后可运用相对低速的芯片来满意体系要求。别的多路模仿信号收集后，不同速率的数据流要按必定次序，必定格局打包成帧，进行SCSI硬盘存储，一起坚持数据流的连接。一切高速、低速的数据流要经过一个SCSI操控器进入SCSI硬盘或硬盘阵列很多数据存入硬盘，为了便于软件处理，数据应当有必定格局，组成帧结构。因而选用时序和操控逻辑电路和谐多路模仿信号收集，进行总线阻隔操控、FIFO读写操控等。
因为本体系操控逻辑的杂乱性和运用的输入输出管脚较多，因而挑选了Altera公司MAX7000系列中容量较大的EPM7192SQC160［4］。规划选用模块化规划，每一个子操控模块生成子模块后组成整个完好的体系。这种规划办法极大地进步了规划功率，而且有利于阅览和修正。操控中心EPM7192S内部逻辑模块结构区分如图2所示。
其间守时/测时操控模块完结收集起点操控和时间距离记载；回波信号采样操控模块完结依照用户设定的收集开始点、采样频率和采样点数收集回波信号；中速电压采样操控模块完结每个收集周期内对MAX196写入6次操控字和读取数据转化的数据；FIFO写时钟操控模块供给数据存入缓冲区（异步FIFO）所需的写入时钟；总线缓冲操控器完结CPLD，高速A/D，低速A/D，FIFO间的数据交换。设计时选用同步电路规划，运用一个时钟作为大局时钟，最终完结的体系操控逻辑时序波形如图4所示。图中仅列出了完结一帧数据收集存储所需的几路要害信号：fifowclk1为异步FIFO的写信号，swen为高速A/D数据锁存器的输出使能信号，adcen是中速A/D操控字的输出使能信号。
3.3软件规划
过后剖析软件首要担任将存放在SCSI硬盘中的丈量数据经过SCSI转接卡，运用动态链接库转存到微机内存，显现并剖析丈量数据。过后剖析软件首要寻觅到存储数据的SCSI硬盘，顺次读取一切存储数据文件特点，包含文件巨细、存储时间、在SCSI硬盘中的初始扇区和停止扇区以及文件句柄等，并将收集数据文件名列出，供用户挑选。用户选出要显现剖析的文件，过后剖析程序从中读取必定数量的丈量数据到缓冲区，并接连寻觅两个数据帧头，将两个帧头之间的数据经过必定处理后显现出两路雷达回波波形、同步信号和波门信号之间的时间距离、6路中速电压值以及收集时设置的参数。
4 体系测验与运用
体系功能测验首要分两部分。首要是对多路模仿信号数据收集的测验，包含转化有用位数、谐波失真等。其次是测验SCSI硬盘数据存储的正确性和继续存储速度。
模数转化功能测验是对体系的静态和动态功能的测验，首要包含信噪比、总谐波失真、信噪失真比和有用位数的测验。实践的ADC存在噪声和失真，然后影响了ADC的实践分辨率，下降了ADC的位数，ADC实践可到达的位数称为有用位数［3］。选用FFT相关频谱剖析办法对本体系进行了测验。挑选DOFED &SCHWARZ DIGITALUHR CLOCK 铯原子时钟输出5MHz纯粹正弦信号作为模仿输入，采样时钟来自体系板上晶体，对分辨率八位的ADC，采样的点数挑选为1024点，采样频率是40MHz，频谱分辨率为0.125MHz。故此刻满意相关采样的条件，采样为相关采样，依据收集数据和相关公式核算，最终测验成果标明ADC有用位为7.16bit，谐波失真约为44.92dB。
对高速数据流直接SCSI硬盘存储功能测验运用的是Seagate公司出产的ST336752LW型硬盘。测验时，在接连、高速存储进程中，监测异步FIFO的空满标志。若FIFO呈现空标志有用的状况，标明SCSI硬盘继续存储速度高于数据流的速度；若FIFO呈现满标志有用的状况，则标明数据流的速度高于SCSI硬盘继续存储速度，即标明体系不具有该速度的继续存储才能。测验标明，在单个SCSI硬盘、数据流速度在30MBps的状况下，没有呈现FIFO满标志有用的状况，体系具有最高36MBps继续存储才能。别的，对确知数据流的存储数据进行了比照测验，经过近2G字节数据的比对，没有发现过错的数据，标明该体系的高速继续存储具有很高的可靠性。
本体系先后运用于多种雷达体系测验剖析和外场实验，有用地记载和剖析了雷达体系的动态特性、方针回波特性及搅扰特性。特别是在机载雷达外场实验和雷达抗搅扰实验中，取得很多以往难以接连记载的雷达中频回波信号。而且大大进步实验测验功率，节约很多的实验时间和费用，具有很高的经济效益。本体系选用模块化规划，选用CPLD器材和总线技能，缩短了开发周期，进步了体系集成度和安稳性。体系采样点数、采样频率、采样开始时间可以灵敏设置，可以脱离微机环境独立运用，可以广泛地运用于各种雷达测验、雷达方针和环境特性剖析、雷达外场实验和检验判定。
责任编辑：gt
