导言
MAX1951是MAXIM公司的一款高效的DC-DC电源转化芯片，首要用于DSP、FPGA、ASIC的内核及I/O口供电。其高达94%的转化功率、8脚的SOP表贴封装及接连作业时956mW的低功耗使其特别适合于快捷式电子设备的使用。MAX1951的输入电压规模为2.6～5.5V，输出电压规模为0.8V～Vin（可调输出），输出电流可达2A，精度可达1%，开关频率为1MHz，输出功率达94%，且内含过载及过热维护电路。
依据MAX1951的许多特色，本文给出了选用该器材为StraTIxIIFPGA体系供电以下降其功耗的规划计划。
1使用规划
选用MAX1951为StraTIxIIFPGA体系供电的参阅电路如图1所示。
1.1输入器材参数的规划
输入滤波电容首要是用来下降供电体系的电流峰值、电压纹波和电路开关噪声的影响，使芯片的输入电压纹波操控在3%以下。体系输入电源的纹波电压与输入滤波电容的关系式如下：
VIN_RIPPLE=IOUTVOUT/（fSWVINCIN）
图1中，R4、C5、C3分别为旁路电阻、旁路电容及参阅旁路电容，一般取图中定值即可。
1.2输出器材参数规划
（1）输出分置电阻
一般默许规划的反应输入电压为0.8V，也能够依据所要输出的电压VOUT来规划R2，R3的阻值，一般取R2的值在2～20kΩ之间。这样，R3值的核算式如下：
R3=R2［（VOUT/VFB）-1］（1）
（2）输出电感
该电路的输出电感、最大答应电流的输出纹波电压的核算式如下：
LINIT=VOUT（VIN-VOUT）/（VINLIRIOUT（MAX）fSW（2）
IL（MAX）=（1+LIR/2）IOUT（MAX）（3）
VRIOPPLE=VOUT（VIN-VOUT）ESR/（VINLFINAIfSW）（4）
式中，LIR为电感电流峰值/电感最大均匀电流，在对电感尺度、损耗、输出纹波等参数加以权衡后，一般最小电感电流纹波LIR应设置在20%至40%之间。MAX1951的作业频率SW为1MHz。其间ESR为输出电容的等效串联电阻，在其生产厂家的网站上能够查到相应容量的ESR值。如选用常用的AVX-TAJA106*010，则其ESR为3Ω。
在选取电感时应留意，许多新式器材对电源要求都比较高。所以应尽量加大输出电感容量以下降纹波（但要以献身尺度为价值）。在其饱和电流满意规划要求的前提下，电感的阻抗应越小越好。由于电感的容量跟其所接受的最大电流成反比，一起在加大电流和电感容量的一起，也会大大添加电感的尺度及价格，这在快捷设备的规划初期必定要留意。
（3）输出电容
输出电容蓄电的改变会引起输出电压纹波，一般纹波电流小，纹波电压相应就小。实践电容的简化电路模型是由等效串联电感（ESL）、电容和等效串联电阻（ESR）构成的串联网络。由输出电容引起的电压纹波VRIPPLE的核算式如下：
式中，TON、TOFF为MAX1951内部MOSFET的导通和断开时刻，TON为定值，TOFF最小取400ns，所以通常用TOFF来核算VRIPPLE（ESL）。电容的串联等效电感ESL由电容生产厂家供给。常用的TAJ系列3216、3528封装的TAN电容取值1.8nH。这样，归纳上面VRIPPLE的核算式，即可预算出COUT。
1.3补偿电路规划
图1中，补偿电阻R1和补偿电容C2组成的补偿环路可用来供给安稳的宽带补偿，Rl与C2的核算式如下：
式中，K为高频时回路的批改参数，其值与输出电容有关，一般在10μF时取0.55，22μF时取0.47。VFB为参阅电压（一般取0.8V）。gmEA取定值60μs。Gmc定值取4.2s。GMOD为DC调制增益，RLOAD为输出负载，上式中不知道变量的核算式如下：
式中，C为闭环增益穿插频率，一般取值小于等于1/5的开关频率。RESR一般取0.01Ω。有了以上参数，R1、C2的值便可核算得出。这样，补偿电路的规划就算完成了。
2依据MAX1951的机载GPS电源规划
2.1StraTIxIIFPGA内核供电电路
下面以一种机载GPS定位导航仪器的电源体系为例，来阐明MAX1951的使用电路。
在整个体系的规划之前，要对体系中各芯片的功耗进行预算，之后进行累加，以确认体系全体供电计划。本体系为机载GPS定位导航仪，体系硬件首要由一片FPGA、一片DSP、一片ARM及其它外围接口电路构成。体系电源输入为+5.5V，该体系要求功耗低、尺度小。所以规划可选用电源转化功率较高的MAX1951作为电源转化。体系中的StraTIxIIFPGA所需电源有3.3V和1.2V两种，其间3.3V用于I/O和PD，1.2V用于内核与锁相环。
预算StratixII的功耗时，首先应下载ALTERA网站供给的powerplaypowerestimatorV5.1版（可支撑StratixII，StratixIIGX及HardCopyII的前期功耗估量）；然后依据所选用的StratixIIFPGA品种、封装方式及用处来核算FPGA最大功率。规划选用F484封装的EP2S30，经预算，其内核最大电流为0.467A，I/O最大作业电流为0.07A。这样就能够依据FPGA内核的作业频率、I/O资源的使用数量、PLL资源的使用数量、内部逻辑资源的使用状况、DSP的使用等状况来准确核算芯片的功耗。
图2所示是为该体系中StratixII电源内核供电的原理图。
2.2StratixIIFPGA的I/O端口供电电路
因StratixII内核供电分为锁相环模仿电源和内核数字电源两种，其间锁相环所需电源要求纯洁、安稳，所以在MAX1951输出的后端可用两个磁珠对模仿和数字电源进行阻隔，并对PLL模仿电路再次进行滤波，一起在FPGA器材周围放置相应数量的0.1μF的引脚滤波%&&&&&%。
StratixIIFPGA的I/O与PD的供电要求不怎么严厉，所以可接成共电3.3VD，经预算，其最大作业电流为0.1A。因而，依照本文所供给的关系式能够很容易地得出其输入输出滤波网络的参数，图3所示是用MAX1951规划的StratixIIFPGA体系的I/O口供电电路。
到此为止，StratixIIFPGA供电体系规划结束。
3结束语
StratixIlFPGA的高档架构特性结合NiosII嵌入处理器具有无与伦比的处理才能，能满意网络、电信、DSP使用、大容量存储和其它高带宽体系的需求。因而，本文依据MAX1951在StratiXII电源供电中的安稳性以及功率操控等方面的杰出体现，能够推行到现代绝大多数低功耗器材的电源规划中去。
责任编辑：gt
