杂乱度日益添加的体系规划要求高功用FPGA的规划与PCB规划并行进行。经过整合FPGA和PCB规划东西以及选用高密度互连(HDI)等先进的制作工艺，这种规划办法能够下降体系本钱、优化体系功用并缩短规划周期。
图1 FPGA和PCB
规划团队有必要并行作业，不断地交流数据和信息以确保体系规划成功
电子工业背面的推进力是对更快、更廉价的产品的需求以及在竞赛厂商之前将产品推向市场。IC技能的前进一向以来就是促进功用添加和功用前进的首要因素之一，而FPGA技能也一向以十分快的速度在开展。与曩昔FPGA只是用作胶合逻辑不同的是，现在FPGA现已被用来完结首要体系功用。FPGA的逻辑门数已达1千万，内核速度到达400MHz，能供给高达11Gbps的下一代芯片间通讯速度。而与此一起，它依然坚持着十分合理的本钱，因此，与ASIC和定制IC比较，FPGA是一种更具有吸引力的挑选。
IC和FPGA技能的前进对下流工业发生的效应影响到了PCB职业，这些高管脚数和高功用封装推进新的PCB出产及规划技能具有比如嵌入无源器材、数千兆位信号和EMI剖析等功用，并对专用的高密度和高功用布线提出了需求。根本的体系规划办法也在发生变化，对FPGA和PCB的规划能够并行进行以下降体系本钱、优化体系功用并缩短规划周期。
PCB和FPGA一般是在不同的规划环境下创立，曩昔这些规划计划很少彼此交流。可是，跟着高功用、高密度FPGA器材的日益盛行，为满意严重的上市时刻表，现在PCB和FPGA规划团队有必要并行作业(见图1)，不断地交流数据和信息以确保整个体系规划取得成功。
当在PCB上完结高端FPGA时，规划工程师面对功用优化和体系规划出产率的两层应战。规划工程师有必要问自己：是什么问题使得进程慢了下来?需求做什么来取得最佳功用?这些问题的答案可协助他们辨别可完结更小、更廉价和更快体系的解决计划。
规划功率的应战
规划工程师需求并行规划PCB和FPGA时，FPGA规划工程师再也不能像从前那样独登时规划，然后将完结的FPGA规划交给PCB规划工程师就可完事。一个有竞赛力的规划要求FPGA和PCB规划工程师从上至下的协作，各自做些折衷以确保终究得到一个最优体系。并行规划的长处是它能削减规划周期、优化体系功用并下降制作本钱。
并行规划的应战在于FPGA布局和布线东西得到的成果需求精确、迅速地映射到原理图和PCB布局中，一起PCB规划的任何改动也有必要在FPGA上更新。传统的规划进程是先规划FPGA，然后再将它们交给PCB规划工程师进行电路板完结，现在这种做法不再可行。
假如FPGA规划/归纳、布局/布线以及PCB规划环境没有被整合，FPGA和PCB计划之间的交流有必要用人工的办法来完结。关于有几百个管脚的小型FPGA，这或许还能够承受，可是，现在许多规划具有多个高度杂乱的FPGA，运用这种办法进行信息交流将十分浪费时刻，并简单犯错。只是是高管脚数FPGA的PCB原理图符号的创立和更新，就能够凸显这个问题(规划时刻的评价见图2)。
图2 创立和更新FPGA的PCB原理图符号所需时刻的估量
别的一个问题涉及到PCB上的大型FPGA。与小型FPGA的符号不同，大型FPGA的单个符号在一张原理图放不下。这些符号有必要经过功用分组被分红几个符号，并在FPGA的规划重复进程中坚持不变。
FPGA规划工程师花费许多时刻调整功用、挑选正确的I/O管脚驱动器/接收器，可是FPGA的规划并非仅受FPGA规划工程师的操控。当在PCB上进行FPGA的布局和布线时，规划环境或许要求改动FPGA的管脚分配，假如PCB东西中没有FPGA规划规矩，这或许成为一个重复而费时的进程。
此外，FPGA 的I/O分配也成了一个体系问题。规划东西需求能够办理管脚分配，但它们有必要能被PCB和FPGA规划工程师用来交流管脚束缚。PCB规划工程师无法创立一个阻挠FPGA时序收敛的条件，而FPGA规划工程师也不能创立一个阻挠体系时序收敛的条件。
图3、图4给出的比如表现了安装在PCB上的FPGA的功用优化前后的布线状况。FPGA的32位总线有必要直接与左面衔接器进行通讯，这是一个高速总线，其上一切网络有必要匹配以取得恰当的偏斜操控。
在图3中，为使一切的走线长度与最长网络相匹配，布线器添加了许多蛇形走线。从PCB布线的视点来看，其成果是一团糟：有许多额定的拥塞、太多额定的走线以及一个作业功用并非最优的总线。
图3 FPGA功用优化前的布线图
在图4中，布线器也对一切的走线长度与最长走线进行了匹配。即便这样，每条走线的长度也只要1.8英寸，而此前为3.2英寸，更短的匹配长度使总线延时削减到320皮秒。这种功用优化是整合FPGA和PCB规划进程的成果，它可取得抱负的FPGA管脚图。
图4 FPGA功用优化后的布线图
这个比如说明晰在PCB上安装FPGA或许存在的应战，包含：额定的拥塞需求更长的PCB规划时刻完结布线;并非最优的体系功用;额定的布线要求额定的PCB层，然后添加制作本钱。
功用方面的功用妨碍
IC和FPGA器材现已过优化以便得到更高功用，例如，它们现在能够完结每秒数Gb的串行通讯功用。从时序收敛、信号完整性以及全面下降PCB布线密度的视点来看，这种办法有以下几个长处：
(1) 时序校准没那么严厉：时钟包含在串行信号内，因此规划工程师不需求办理时钟和数据之间的时序;
(2) 改进信号完整性：一切信号都运用差分线对，可前进信号质量;
(3) 布线简化：串行信号沿一条途径(实际上是差分线对)传输，而不是在具有多条走线的总线上并行传输，这意味着互连需求较少的走线和层数;
(4) 片上端接：经过在FPGA内集成可变电阻端接器，板上需求的外表贴器材更少，能够节约空间并前进功用。在更新的器材里还包含了片上电容，可节约更多的空间。
在体系中运用这些高端FPGA则使PCB规划成为整个体系规划取得成功的要害途径，其间体系有必要能高速运转，并具有出产本钱效益，还能准时规划出来。
每秒数Gb的通讯速度要求一套能够进行信号走线并验证的全新东西。这时PCB上的走线、衔接器和过孔也需求耗费功率，有必要小心肠对它们建模，用经典的信号完整性剖析办法核算延时、过冲/下冲和串扰。别的还有必要用了解位方式、预加剧、均衡和眼图，对作业在GHz频率规模的串行衔接进行建模。EDA和FPGA供货商也正在协作，以“规划套件”的方式供给精确的器材模型、规划束缚和参阅规划，这都将前进规划质量并缩短规划周期。
串行I/O还需求由公共体系束缚驱动的改进的PCB布局和布线技能，别的还须依据最大的匹配延时以及用到的过孔数量严厉操控差分线对的走线。
先进的PCB制作技能
高端FPGA的高管脚数和高管脚密度发生的另一个应战是需求将FPGA安装到PCB上，然后再将它们衔接到板上的其它IC。在很小的面积上有如此多管脚，致使选用一般PCB制作工艺简直不或许进行内部连线。其成果是，这些器材促进了先进PCB制作技能的选用，例如高密度互连(HDI)以及嵌入无源器材等。
HDI在PCB上运用IC制作技能。HDI层沉积在传统PCB压合层上(例如FR4)，能够制作出很窄的走线和很小的过孔(微过孔)，并很简单使扇出远离高密度封装，一般是球栅阵列(BGA)或芯片级封装(CSP)。别的，运用这些HDI技能还需求能够了解这种PCB和IC混合出产技能的专用PCB布局软件。
HDI/微过孔的长处包含：
削减产品尺度：PCB基板的高度和厚度下降，体积也减小了;
添加走线密度：每个器材的连线更多，而器材安置得更严密;
下降本钱：HDI能削减电路板的层数和面积，使每块大的裸板能产出更多电路板，削减出产本钱;
改进电气功用：HDI的寄生效应只要通孔的十分之一，其引线更短，噪声裕量更大;
下降无线电搅扰(RFI)/EMI：因为地平面更挨近或许就在表层，可利用地平面的分布电容，大大削减RFI/EMI;
前进散热功率：HDI层的绝缘介质很薄，温度梯度很高，可前进散热功用;
前进规划功率：微过孔使双面布局变得简单，还改进了器材管脚的走线(在焊盘上打过孔)，因此留出更多的内层布线空间;
前进良品率(DFM)：因为空隙很小，HDI板简直不需求压合;
削减层数：一般需求10到12层板的外表贴技能(SMT)，选用HDI制作工艺只需6层就能够完结;
缩短规划周期：因为选用埋孔，布线空间更足够，可明显削减规划时刻。
此外，这些高管脚数器材需求许多去耦电容和端接电阻以确保作业功用，传统的SMD无源器材会占用外表层的名贵面积。经过将这些无源器材嵌入到PCB内层，PCB的尺度可大大削减，一起功用也能得到前进。
嵌入无源器材具有许多长处，包含：
添加规划密度：将无源SMD移入到内层能让其它器材安置得更严密;
下降体系本钱：尽管额定的过程将添加出产本钱，可是经过削减SMD并使电路板面积最小化，可下降全体体系本钱;
减轻体系分量和电路板面积：去除SMD能削减电路板尺度和分量;
前进功用：无源器材能够十分接近有源器材，这可削减电感，前进功用;
前进可靠性和质量：需求安装的SMD越少意味着潜在的焊接毛病越少;
添加功用：为添加功用发明了时机，而不必忧虑削减规划面积。
就像其它任何新式技能相同，跟着支撑它们的根底技能的开展，其本钱将下降。嵌入无源器材技能就是如此，它从前仅用于十分前沿的规划，但现在它乃至用在那些要求小尺度、高功用的消费类产品中。
嵌入无源器材的规划要害是要有便于高效规划的主动化东西。假如由人工来界说库器材，那么要规划具有不同参数值和公役的数百个无源器材是不或许的，它需求由电阻和电容特性参数(来自元器材供货商)驱动的主动归纳算法。这些归纳算法驱动那些剖析一切无源器材所需的权衡东西，并协助确认最佳资料组合和外形尺度。这些权衡东西有助于削减电路板上的器材数量，削减出产过程和终究本钱。
本文小结
从事电子产品规划的公司需求FPGA东西和PCB规划东西进行紧凑、双向地整合，还需求EDA和FPGA供货商严密协作。有了这种整合与协作，他们才干到达上市时刻和功用的方针，
