（文章来历：今天电子，作者：石峰，易新敏，王向展，熊莉英）
在一个无线接纳体系中，为了取得杰出的整体体系功能，需求一个功能优越的前端，而低噪声放大器（LNA）便是前端的一个重要组成部分。
因为共源共栅级结构能一起满意噪声和功率匹配的要求，因而在LNA的规划中被广泛选用。但共源级和共栅级之间的匹配是个要害问题，经过在其之间刺进一个级间匹配电感，使得这个问题得以处理。
低噪声放大器电路结构
低噪声放大器作为射频信号传输链路的榜首级，有必要满意以下要求：首要，具有足够高的增益及接纳灵敏度；其次，具有足够高的线性度，以遏止搅扰和防止灵敏度下降；第三，端口匹配杰出，信号能够有用地传输。别的，还要满意有用阻隔、防止信号走漏以及稳定性等方面的要求。
一般，射频电路端口要与50Ω阻抗匹配，为了满意输入端功率匹配条件，一般选用源极串联电感反应匹配结构，如图1所示。图2是该结构的小信号图。
图1 源极串联电感反应匹配结构
图2 源极串联电感反应匹配结构的小信号图
在图1、图2中，Lg为栅极串连电感，LS为源极串连电感，Cgs为等效栅源电容。由图2可得：
（1）
当谐振时有：
（2）
其间，
这种结构用电感来等效实电阻进行阻抗匹配，没有引进过多的噪声，因而被广泛选用。
噪声剖析及优化
低噪声放大器中的噪声首要包含沟道电流噪声、感应栅电流噪声和栅电阻噪声，其小信号等效电路如图3所示。
图3 小信号等效噪声电路
其间，沟道电流噪声是载流子和热振荡原子的随机磕碰引起的，其表达式为
（3）
式中，gd0为漏源偏置为0时的漏极输出电导； 为MOS管的跨导； 为与器材工艺和偏置相关的常数，值为2/3～2；α=gm/gd0 ＜1。
别的一个噪声源是栅电阻噪声，经过多指状栅的结构减缩栅电阻的办法能够减小它。
栅电流噪声则是因为沟道载流子的扰动经由栅电容耦合到栅极构成的，其表达式为
（4）
其间，
；δ表明栅噪声系数，值在4/3～15/2之间。
噪声系数F界说为输入信噪比与输出信噪比的比值：
（5）
式中，G表明功率增益。这儿的噪声是指总的输出噪声与源阻抗在输出端发生的噪声的比值，因而咱们得到这种结构的低噪声放大器的噪声系数为
（6）
（7）
（8）
式中，RS为源阻抗，RL和Rg分别是Lg的等效寄生电阻和MOS管的栅电阻。
在图1中，疏忽了Cgd的影响，但它的存在对电路的影响很大，因为输出会经过它反应到输入，一方面恶化噪声功能，另一方面促进电路不稳定。所以，要选用两级级联结构来按捺栅漏电容，这样不只进步了稳定性，改进了噪声功能，还能供给较大增益。不过最要害的便是在两个MOS管M1和M2之间刺进一个片上集成电感Lm，如图4所示。
图4 共源共栅结构的LNA
原因是M1和M2为独自的管子，它们之间存在较大的寄生电容，影响了信号的传输，然后恶化噪声系数。而参加的电感能加强他们之间的匹配，使噪声功能和增益有所改进。
依据不同的级间匹配电感值，增益和噪声的改动如图5和图6所示。
图5 不同电感值增益的改动
图6 不同电感值噪声的改动
由上图的成果可知，当匹配电感的值取5nH时，效果最理想。
规划与仿真成果
本规划选用单端结构，全单片集成，详细电路见图7。
图7 低噪声放大器电路图
整个规划依据了TSMC 0.35μm锗硅射频工艺模型。为了进步集成度，一切的电感都选用片上集成电感，为平面螺旋八边形，用顶层金属绕制而成。输出端选用的是LC槽电路，谐振时阻抗很大，有选频和进步增益的效果。
为了下降功耗，电源电压为1.5V，作业频率1.5G，静态功耗约为16.5mW。用Cadence中spectreRF进行仿真，得到输入反射系数（S11）和输出反射系数（S22）分别为－7.4dB和－20.8dB。
因为选用级间匹配电感，中心频率处的电路增益进步了约3dB，达17.7dB，进步了约20％；噪声系数下降了约 0.45dB，为2.05dB，下降了约18％，改动曲线如图8和图9所示。
图8 匹配前后的增益改动
图9 匹配前后的噪声改动
低噪声放大器除了供给较低的噪声，较高的增益外，还需求有较好的线性度，以防止较强信号的搅扰。线性度一般用三阶交调点（IP3）来衡量，包含输入三阶交调点（IIP3）和输出三阶交调点（OIP3），能够选用双音测验法来丈量，即在输入端参加两个频率附近幅值持平的两个信号，然后改动幅值来丈量，成果如图10所示。输入三阶交调点（IIP3）约为5.2dBm。
图10 放大器的线性度（IIP3）
责任编辑：gt
