更新后的 FPGA 夹层卡标准供给无与伦比的高 I/O 密度、向后兼容性。
作为运用 FPGA 和高速 I/O 的嵌入式核算规划的重要开展，名为 FMC+ 的最新夹层卡标准将把卡中的千兆位收发器（GT）的总数量从 10 个扩展到 32 个，最大数据速率从 10Gbps 提高到 28Gbps，一起坚持与当时 FMC 标准完成向后兼容。
这些功用与运用 JESD204B 串行接口标准的新器材以及 10G 和 40G 光学器材及高速串行存储器也十分契合。FMC+ 可满意最具挑战性的 I/O 要求，为开发人员供给了两层优势：夹层卡的灵敏性，以及单芯片规划的高 I/O 密度。
FMC+ 标准是在上一年拟定和细化的。VITA 57.4 作业组现已同意该标准并将在 2016 年头提交 ANSI 投票。下面具体介绍一下这一重要的新标准，了解其对高档嵌入式规划的影响。
夹层卡的优势
夹层卡是一种为嵌入式体系增加特定功用的有用且广泛运用的办法。由于夹层卡是衔接在根底卡或载卡上，而不是直接插在背板上，夹层卡可以轻松替换。对体系规划人员来说，这意味着既可以灵敏装备，又可以轻松升级。但由于衔接问题或安装到开发板上需占用额定的空间，这种灵敏性往往会以献身功用为价值。
关于 FPGA，首要的敞开标准是 ANSI/VITA 57.1，也称之为 FPGA 夹层卡 （FMC） 标准。最新标准 FMC+（更正式的说法，即 VITA 57.4）经过大幅增强千兆位串行接口的功用，扩展了现有 FMC 标准的功用。
与单芯片处理方案比较，FMC+ 能处理依据夹层卡的 I/O 的许多缺乏，一起供给更高的灵敏性和功用。一起 FMC+ 标准具有后向兼容，契合 FMC 的开展前史并满意其用户集体需求。
该 FMC 标准界说的是一种小型夹层卡，其高度和宽度类似于久老练的 XMC 或 PMC，但长度只要其一半。这意味着 FMC 与敞开标准格局比较，组件板级空间更小。但 FMC 不需求往往占用很多板级空间的总线接口，例如 PCI-X。作为代替，FMC 运用供电要求较为简略的直连 I/O 与主控 FPGA 通讯。这意味着尽管尺度更小，但 FMC 实际上
有比它们的 XMC 平等产品更大的 I/O 容量和 PMC 和 XMC 标准相同，FMC 和 FMC+ 也一起供给空气冷却和传导冷却两种挑选，因而商业和军用商场各自需求的一般和经用型运用都能适用。
FMC 标准解析起来适当简略。该标准为高引脚数（HPC）规划可供给多达 160 个单端或 80 个差分并联 I/O 信号，为低引脚数 （LPC） 规划供给一半数量的 I/O 信号。可以设置多达 10 个全双工 GT 衔接。这些 GT 适用于光纤或其他串行接口。此外，FMC 标准还界说了要害的时钟信号。所有这些 I/O 都是可选的，尽管大部分主机现在支撑彻底衔接。
FMC 标准还界说了多种电源输入，尽管夹层卡界说的是由主机供电。这种办法的作业方式是先给夹层卡部分供电，这样主机就可以问询 FMC，然后 FMC 经过为 VADJ 界说电压规模来做出呼应。假如主机可以供给该电压规模，则全部顺利进行。不在夹层卡上设主电源调整既能节约空间，又能下降夹层卡的功耗。
用于模仿 I/O 的 FMC
规划人员可将 FMC 用作任何用户想衔接到 FPGA 的功用，例如数字 I/O、光纤、操控接口、存储器或附加处理。但模仿 I/O 仍然是 FMC 技能最常见的用处。FMC 标准适用于适当大规模的快速高精度 I/O，但也需求权衡运用，尤其是对运用并行接口的高速部件来说。
例如德州仪器的 ADC12D2000RF 双通道 2 Gsps 12 位 ADC 运用 1:4 复用总线接口，因而该总线速度对主控 FPGA 来说不算过快。数字数据接口独自需求 96 个信号（48 个 LVDS 对）。对这种等级的器材，FMC 只能支撑一个此类器材，即使有满足的空间包容更多器材，但 FMC 的上限是 160 个信号。较低精度器材就算是作业在较高速度下，例如那些作业在 8 位数据通道上的器材，即使换衡器、放大器、时钟等提出更高的前端模仿耦合要求，也可以答应更多通道数量。
对运用并行接口，运转速度在 5 Gsps 或 6 Gsps（吞吐量大于 50Gbps），精度大于 8 位的模仿接口，FMC 标准开端无法应对。站在商场的视点，从通道密度、速度和精度来看，干流 FMC 的吞吐量在 25-50 Gbps 之间。这样的功用水平是物理封装尺度与到主控 FPGA 的可用衔接权衡的成果。
除了并行衔接，FMC 标准还支撑多达 10 个双工高速串行（GT）链路。
图 1 – FMC 凭借 JESD204B 缩小封装带来的影响
表 1 – FMC 和 FMC+ 衔接一览表
这些接口对光纤 I/O、以太网、混合存储立方体 （HMC） 和 Bandwidth Engine 等新式技能以及运用 JESD204B 接口的新一代模仿 I/O 器材有用。
JESD204B 到来
尽管 JESD204 串行接口标准（目前为修订版“B”）面世已有一段时间，直到最近它才被商场广泛选用，成为新一代高采样率数据转换器的串行接口标配。这种广泛选用背面的推动力来自电信职业对更小型化、更低功耗和更低本钱器材的渴求。
如前文所述，选用并行接口的双通道 2 Gsps、12 位 ADC 需求很多的 I/O 信号。这一要求直接影响到封装尺度。在本例中要求运用 292 引脚封装，尺度大致为 27x27mm（尽管下一代引脚几许结构能让封装尺度缩小到缺乏 20x20mm）。
而选用 JESD204B 衔接的平等器材可以选用 68 引脚、10x10mm 封装，一起功耗更低。
这种封装尺度的大幅减缩与不断演进的 FPGA 构成杰出的调配，由于 FPGA 正在供给数量不断增加、速度不断提高的 GT 链路。图 1 所示的是封装尺度和 FMC/FMC+ 开发板尺度的示例。
依据采样率要求的数据吞吐能量、精度和模仿 I/O 通道数量，典型的运用 JESD204B 接口的高速 ADC 和 DAC 有 1-8 个作业在 3-12Gbps 速率上的 GT 链路。
FMC 标准界说的是尺度相对较小的夹层卡，但随着 JESD204B 器材的鼓起，可用板级空间内可以包容更多部件。FMC 标准界说的最多 10 个 GT 链路是一个可用的数量。便是这有限数量的 GT 链路只需运用并行 I/O 所需引脚数量的一部分，就可以供给 80 Gbps甚至更高的吞吐量。
运用 JESD204B 等接口的串行衔接 I/O 器材的鼓起，的确给电子战的部分细分运用带来了缺乏，例如数字化射频存储器 （DRFM）。因数据流水线较长，串行接口不可避免地会带来更大的
时延。对 DRFM 运用来说，数据输入到数据输出之间的时延是一个根本性的功用参数。尽管各种串行衔接器材之间的时延往往有很大不同，新一代器材会让数据以越来越快的速度穿过流水线，其间部分器材有望具有调理流水线深度的才能。究竟能完成多大的改善，仍有待张望。
