电荷耦合器件(CCD)具有低噪声、宽动态规模、高速以及线性呼应等长处。在高速成像使用中，CCD有必要具有多通道输出的才能。经过多通道并行输出进步成像体系的速度。每个通道的速度也要坚持较高的速度，一般每个通道的作业速度能到达25~40MHz.CCD 的输出电阻并不是很小，一般情况下其输出电阻能够到达300 Ω左右。因而需求预放电路进行阻抗改换，使输出电阻变小。且要使预放电路尽可能接近CCD，由于假如预放电路和CCD 有必定间隔时，电路板走线会存在必定的寄生电容。该寄生电容和CCD 输出电阻构成一阶低通电路，然后约束电路的带宽。但是，CCD多通道输出需求多个扩大器对信号进行扩大。当扩大器数量较多时，电路板布局时就没有满意的空间使扩大器接近CCD 放置。扩大器不能接近CCD 放置，走线寄生电容就会约束带宽。所以只能经过高频补偿技能来扩展带宽。需求注意到是，高频补偿时必定不要导致扩大器作业不安稳。此外高速运算扩大器规划不妥也极易发生自激振荡。因而，经过电路板规划中去除运算扩大器反应端地平面的办法防止自激振荡。
1 多通道CCD预放电路规划
多通道CCD预放电路中各个通道应该是完全一致的，这能够确保各个通道导致的成像成果具有一致性。
因而，下面规划评论一个通道的规划，其他通道选用完全相同的规划即可。首要对CCD输出电阻和电路板走线进行剖析，如图1所示。CCD输出能够等效为电压源V 和串联等效电阻Rc .走线能够直接用寄生电容Cp 来表明。那么由于电阻和电容构成了低通电路，因而会约束带宽。式(1)给出其传递函数。
可见存在一个极点s = -1/RgCp ,即体系在大于该极点对应频率后，呼应会依照每十倍频程20dB下降。
2 CCD预放电路的电路板规划
高速运算扩大器的电路板规划是电路完成的一个非常重要的部分。即便电路原理规划的再好，随意的电路板规划也会使电路达不到要求乃至发生问题。其间，高速运算扩大器的安稳性会遭到电路板规划的重要影响。电路板对电路功能的影响发生的首要原因是电路板的寄生参数问题。例如一个运算扩大器在电路完成后的等效电路如图2所示。
运算扩大器的反相端对地电容对扩大器的安稳性具有较大的影响。由于反相端的对地电容和反应电阻Rf 在反应通路上构成了一个额定的极点，该极点使得相位推迟。相位推迟会使得在高频时，负反应变成了正反应，然后导致自激振荡。处理这一问题的办法便是把这一寄生电容去除。在详细电路板完成时，便是把反应端下面的地平面去除。一个双通道的运算扩大器布局布线图如图4所示。该扩大器为DIP8封装，其间2脚和6脚为两个通道的反应端。所以2脚和6脚下面的地平面要去除。而反应电阻焊盘下面的地平面相同也要去除。这样反应通道中的寄生电容就降到了最低，能够确保扩大器的安稳作业。此外，扩大器安稳作业和低噪声作业的条件是电源要合理去耦。图2中正负电源的去耦电容都尽可能近地接近相应电源管脚放置。这样能够有效地下降去耦电路的等效电感，在较宽的频带内供给满意的去耦。
3 试验成果
为了验证规划，对规划的电路使用LTspice软件进行了电路仿真。CCD输出等效电阻Rc 为300Ω。走线寄生电容Cp 为20 pF.其3 dB 带宽只要26.5 MHz,其幅频呼应和相频呼应曲线如图5所示。预放电路的带宽应该为CCD 像素搬运频率的4~5倍。因而假如像素时钟频率到达25 MHz,那么寄生%&&&&&%就严峻约束了电路带宽。所以需求进行高频补偿来展宽带宽。这儿Rf取值为1 kΩ，Rg 取值为0.28kΩ，Cg取值为4.7pF，这时就能满意式要求。
图3所示为补偿后的频率呼应，可见带宽扩展现已超过了100MHz。
4 定论
本文所提出的高速多通道CCD预放电路规划计划，关于预放电路中存在的预放电路不能满意接近CCD的问题以及高速运算扩大器存在简单自激振荡的问题。计划针对上述两个问题，从电路原理和电路板规划的视点进行了高速多通道CCD预放电路剖析和规划。本计划从电路原理规划中使用高频补偿技能，有效地处理了带宽约束问题。经过电路板规划中去除运算扩大器反应端地平面的办法有效地防止了自激振荡。因而，该规划计划能够有效地使用在高速多通道CCD成像电路中。
