在电子工程、资源勘探、仪器仪表等相关运用中，频率丈量是电子丈量技能中最根本最常见的丈量之一，频率计也是工程技能人员必不可少的丈量东西。可是，传统的频率丈量办法在实践运用中有较大的局限性，根据传统测频原理的频率计的丈量精度将随被测信号频率的改变而改变，传统的直接测频法其丈量精度将随被测信号频率的下降而下降，测周法的丈量精度将随被测信号频率的升高而下降。本文中提出一种根据ARM与CPLD宽频带的数字频率计的规划，以微控器STM32作为中心操控芯片，运用CPLD可编程逻辑器材，完结闸口丈量技能的等精度测频。
本规划的技能指标：
测频规模：1Hz～200MHz，分辨率为0.1Hz，测频相对差错百万分之一。
周期丈量：信号丈量规模与精度要求与测频功用相同。
占空比丈量：准确度99%。
计数规模：0～1000000000，可手动暂停、复位。
功耗巨细：5V×250mA= 1.25W。
等精度测频原理
常用的直接测频办法主要有测频法和测周期法两种。测频法就是在确认的闸口时刻Tw内，记载被测信号的改变周期数（或脉冲个数）Nx，则被测信号的频率为：fx=Nx/Tw。测周期法需求有规范信号的频率fs，在待测信号的一个周期Tx内，记载规范频率的周期数Ns，则被测信号的频率为：fx=fs/Ns。这两种办法的计数值会发生±1个字差错，而且测验精度与计数器中记载的数值Nx或Ns有关。为了确保测验精度，一般关于低频信号选用测周期法，关于高频信号选用测频法。但由于测验时很不便利，又提出了等精度测频办法。等精度测频办法是在直接测频办法的基础上发展起来的，它的闸口时刻不是固定值，而是被测信号周期的整数倍，即与被测信号同步。 等精度测频体系的操控时序图如图1所示。
图1 等精度测频体系的操控时序图
在丈量进程中，有两个计数器分别对规范信号和被测信号一起计数。首要给出闸口敞开信号（预置闸口上升沿），此刻计数器并不开端计数，而是比及被测信号的上升沿到来时，计数器才真实开端计数。然后，预置闸口封闭信号（下降沿）到来时，计数器并不当即中止计数，而是比及被测号的上升沿到来时才完毕计数，完结一次丈量进程。能够看出，实践闸口时刻r与预置闸口时刻r1并不严厉持平，但差值不超越被测信号的一个周期。设在一次实践闸口时刻r中，计数器对被测信号的计数值为Nx，对规范信号的计数值为Ns，规范信号的频率为fs，则被测信号的频率如式（1）所示。
(1)
图2为等精度测频逻辑框图，CNT1和CNT2是两个可控计数器，规范频率信号fs信号从CNT1的时钟输入端CLK输入，经整形后的被测信号fx从CNT2的时钟输入端CLK输入。每个计数器中的CEN输入端为时钟使能端，操控时钟输入。当预置门信号为高电平（预置时刻开端）时，被测信号的上升沿经过D触发器的输出端，一起发动两个计数器计数；相同，当预置门信号为低电平（预置时刻完毕）时，被测信号的上升沿经过D触发器的输出端，一起封闭计数器的计数。
图2 等精度测频逻辑框图
体系硬件规划
运用ST公司的32bit处理器STM32F103C8作为主控芯片与高可靠性的可编程逻辑器材EPM240T100C5结合规划成频率计。
STM32F103C8的功用特色如下：(1) 最高频率可达72MHz，自带128/64KB的FLASH，1.25DMIPS/MHz，能够拜访0等候周期的存储器。(2)供电电压规模为2.0～3.6V了，内嵌8MHz高速晶体振荡器，也可外部时钟供应，本体系选用CPLD时钟分频供应。（3）下载形式可选用串行线调试（SWD）接口和JTAG接口，本体系选用JTAG下载接口。
EPM240T100C5的功用特色如下：（1）支撑内部时钟频率300MHz，本体系运用有源晶振50MHz供应。（2）片内电压调整器支撑3.3V、2.5V或1.8V电源输入，本体系运用3.3V电压供应。（3）下载形式运用10针JTAG接口。
1 体系硬件结构框图
体系经过对STM32F103C8微控器的操控，经SPI总线向CPLD芯片EPM240T100发送数据和指令来操控内部逻辑单元。EPM240T100运用外部有源晶振50MHz供应，经4分频12.5MHz作为CPU的输入时钟。该体系的硬件结构如图3所示。其包含主控芯片模块、JTAG下载模块、复位电路模块、上位机显现模块、被丈量输入模块。
图3 体系框图
2 体系的数字电路规划
微控器原理如图4所示。本体系处理器运用STM2F103C8，时钟由CPLD分频供应CPU，经过SPI方法将数据和指令传送给CPLD，而后用串口RS232发送到上位机显现。
图4 微控器原理图
