跟着我国安防工业敏捷兴起，高清摄像机逐渐得到遍及，促进今世安防体系逐渐向高清晰度、高智能化改变。但由于高清智能视频监控体系所要处理的数据量巨大，使得现在大都的嵌入式处理器均难以应对。根据这种需求，本文规划了根据DM8148的高清视频处理渠道以满意高清视数据处理的需求。
1 根据DM8148视频处理体系硬件结构
本高清视频处理体系以TI公司出品的TNS320DM8148视频处理器为中心，辅以各种外设接口。图1为体系硬件结构框图，整个体系首要分为：收集模块、视频处理模块、外部存储器模块和电源模块。
2 收集模块
收集模块首要由丹诺高清摄像机DN-HDC20-CN、一个DVI输入接口和Silicon Image公司的SiI1161芯片组成。SiI1161的PD用于操控整块芯片的电源供应，当PD为高电平时，芯片正常作业;当PD为低电平时，芯片的一切输出引脚输出为高阻态。
由图2可知，从DVI接口输入的TMDS差分信号对直接输入到SiI1161中，为避免搅扰，在差分信号上接入一个10 kΩ的电阻到地;图中U7(24C02A)为EDID存储器(128 Byte)，寄存DVI接口所对应的显现格局、分辨率等显现属性数据，再由信号源端经过DDC信道读取。右侧QE[0：23]直接与DMS148的VIN0信号输入引脚相连。
3 视频处理模块
体系的视频处理模块首要由C674xDSP、高清视频处理子体系HDVPSS和高清视频协处理器HDVICP2，3部分组成。
VPSS的视频输入接口支撑RGB、YUV422和YUV420的数据存储格局。收集模块收集到的24位RGB信号可经过VPSS的VIP0被接纳。之后，VIP0所支撑的可编程色彩空间转化将24位RGB信号转化为YCbCr信号，即YUV信号，详细规划为YUV422。
RGB输入视频数据转化完结后，将YUV422数据流送入VPSS的主通道(Primazy Pipelines)。VPSS的主通道选用内置包括一三维动态自适应去隔行扫描器和一无鸿沟自适应缩放器的算法，专门用于处理视频以发生全高清视频输出。在对YUV422做去隔行和缩放处理后，经过回写通道0(write back 0)将数据流发送到指定的外部存储器DDR3中。
VPSS上的处理流程完结后，ARM端使用程序调用C674xDSP中增加OSD信息的算法为视频加上文字信息。
图3为HDVICP2的根本框图，HDVICP2与VPSS有一块256 kB同享内存，其局域互连功用保证其各个模块与媒体操控器互连，并可经过L3 Interconnect与其他外部模块如Cortex A8、外部存储器互连，然后完结接纳指令和读取数据的使命。
当DSP上的作业完结后，A8端使用程序经过契合xDM(eXpress DSP Digital Media)规范的API调用HDVICP2对一起经过DMA传送到HDV%&&&&&%P2中的视频进行H264编解码操作。
4 外部存储器模块
4.1 SDRAM模块
DMS148芯片内部有32 kB的一级程序缓存，32 kB的一级数据缓存和256 kB的程序数据同享二级缓存。但关于实时视频图画收集处理体系是不行的，因而需要对体系的数据存储器空间进行外部扩展。体系扩展了两片DDR3(MT41J128M16JT-125)同步动态数据存储器(SDRAM)，数据总线均为16位，共512 MB。
DM8148片上带有两个外部存储器扩展接口EMIF0和EMIF1，数据总线宽度均为32位。DM8148经过EMIFs拜访外部存储器。
从片内资源有效地将数据移动到外部DDR3SDRAM器材时，DDR3内存操控器即EMIF使用了一个指令FIFO，一个写数据FIFO，一个回传指令的FIFO和两个读数据FIFO。图4显现了EMIF的FIFO框图，指令、写数据、读数据抵达EMIF并行地与对方交互。而用来写和读外部存储器以及内部存储器映射寄存器中的数据选用的是同一条外围总线。
指令的FIFO存储一切来自OCP指令接口的指令;写数据的FIFO存储来自OCP写数据接口的写入数据;回传指令的FIFO存储一切将发给OCP的回传接口的回传业务。两个读数据的FIFO存储将被送至OCP回传接口的数据;一个读数据FIFO存储读自内存映射寄存器的数据;另一个读数据FIFO存储从外部存储器中读取的数据。
4.2 NAND Flash模块
体系需要对程序的运转代码进行存储，且DM8148片上无掉电不丢掉的程序存储器，所以有必要扩展。体系的程序存储器选用的是Flash芯片，该芯片较EPROM存储数据更快速、容量更大、且具有掉电不丢掉数据、在线可编程、具有足够多的擦除次数等长处。图5为GMPC与外部存储器NAND Flash的衔接示意图。
NAND设备的数据读取和写入拜访均是经过一个读完结或写恳求给芯片挑选相关的存储区域或经过一个读或写恳求给GPMC_NAND_DATA_i(其间i=0～5)寄存器所在方位。GPMC_ NAND_DATA_i不是真实的寄存器，而是一个地址方位，使能RE或WE信号操控。
从GPMC_NAND_DATA_i方位或许从相关芯片挑选存储区域读取数据，将激活一个异步读拜访。记载数据到GPMC_NAND_DATA_i方位或相关的芯片挑选存储区域写数据，则将会激活一个异步写拜访。
5 使用程序规划
使用程序由多个链接组成，首要链接有：捕获链接、去隔行链接/尺度调理链接、显现链接、编码器衔接、解码器链接、算法链接、空链接、IPC位输入/输出和帧输入/输出链接。图6为体系数据流图，可从中直观地看出各个链接间的联系。
