ADI:过采样ADC与PGA结合，供给127 dB动态规模

文章转自ADI官网，版权归属原作者一切

简介

电子职业常常需求丈量宽动态规模信号，但现在的技能常常难以满意体系的实践要求。电子秤体系一般选用称重桥式传感器，最大满量程输出为1 mV至2 mV。这种体系要求分辨率约为1000000：1，折合到2 mV输入端时，需求高功用、低噪声、高增益放大器和∑-∆调制器。与此相似，医疗运用中进行化学和血液剖析时常常会选用光电二极管传感器，发生的电流很小，需求准确丈量（如图1所示）。一般选用的是低噪声跨导放大器，该放大器有多级增益和后处理功用。

尽管实践传感器数据一般只占输入信号规模的一小部分，但体系往往有必要经过专门规划以处理毛病状况。因而，宽动态规模、高功用（且输入较小）以及对快速改动信号的敏捷呼应就成了要害要求。有些运用（如振荡监控体系）包括沟通和直流两种信息，因而，具有准确监控巨细两种信号的才干变得越来越重要。

要满意这些要求，需求有灵敏的信号调度模块、低噪声输入、较高的增益，还要能够在不影响功用的前提下动态改动增益以呼应输入电平改动，一同仍然保持宽动态规模。现有的∑-∆ 技能能够供给许多运用所需的动态规模，但要献身更新速率。本文提出了一种代替办法，即结合选用高速逐次迫临型采样ADC和主动调度量程的可编程增益放大器(PGA)前端。鉴于增益会依据模仿输入值主动改动，这种办法选用过采样将体系的动态规模添加至126 dB以上。

技能

在ADC运用中，动态规模是指满量程均方根值与均方根噪声之比，一般将模仿输入短接在一同测得。动态规模一般以分贝表明 (dBV = 20 × log₁₀ 电压比)表明ADC能够辨识的信号起伏规模；动态规模为60 dB的ADC可辨识的信号起伏规模为1000:1。N位ADC的动态规模(DR)核算公式如下：

DR = 6.021N + 1.763 dB

∑-∆ ADC,（如AD7767, 能够经过结合∑-∆ 调制器和数字后置处理器完结超卓的动态规模。转化器之后的数字滤波用于消除带外量化噪声，它还能够将数据速率从滤波器输入端的f_MCLK, 降低到数字输出端的f_MCLK/8, f_MCLK/16, 或f_MCLK/32, 具体取决于所用器材的类型。要进步动态规模，能够添加低噪声PGA，经过调度输入信号来完结满量程。体系的本底噪声首要表现为前端PGA的输入噪声，后者取决于增益设置。假如信号太大，就会超出ADC输入的量程。假如信号太小，就会在转化器的量化噪声中丢掉。∑-∆ ADC往往用于需求较低体系更新速率的运用。

对逐次迫临型ADC进行过采样以进步动态规模

进步逐次迫临型ADC动态规模的办法之一是施行过采样，即以远高于奈奎斯特频率的速率完结输入信号的采样进程。一般说来，采样频率每添加一倍，噪声功用就会进步约3 dB（如图2所示）。过采样可经过后处理技能以数字方式完结。有些ADC （如 AD7606, 具有可编程过采样率，最终用户能够挑选适宜的过采样率。

PGA功用与过采样相结合

要完结最大动态规模，能够添加前端PGA级，然后进步极小信号输入的有用信噪比(SNR)。假定体系动态规模要求为126 dB以上，首要，核算出最小均方根噪声，以完结该动态规模。例如，3 V的输入规模(6 V p-p)具有2.12 V的满量程均方根值(6/2√2)。最大体系容许噪声核算公式如下：

126 dB = 20 log (2.12 V/rms noise)

因而 rms 噪声≈ 1 µV rms.

现在，考虑体系更新速率，体系更新速率决议了过采样速率和体系所能容许的最大噪声量（折合到输入端(RTI)）。例如AD7985 16-bit, 2.5-MSPS PulSAR^®是一款16位、2.5 MSPS PulSAR® ADC，当该器材运转于600 kSPS（功耗11 mW），过采样率为72时，输入信号约束在大约4 kHz带宽内。噪声密度(ND)乘以√f即可得出总均方根噪声，因而，最大容许输入频谱噪声密度(ND)核算公式如下：

1 μV rms = ND × √4 kHz

或, ND = 15.5 nV/√Hz

从RTI体系输入噪声的这一品质因数来看，能够挑选恰当的外表放大器来供给满意的模仿前端增益（与ADC的信噪比相加并具有相关过采样时），然后完结所需的126 dB。AD7985的典型信噪比值为89 dB，72倍过采样会进一步将信噪比添加约18 dB（72 挨近2⁶，相当于每倍增一次添加3 dB）。要完结126 dB的动态规模，还需求再添加20 dB，这能够经过模仿PGA级的增益来供给。外表放大器有必要供给≥20的增益（或至少不能超越15.5 nV/√Hz的噪声密度方针）。AD8253是很好的挑选，它是一款10 MHz、20 V/µs、G = 1、10、100的1000iCMOS^®可编程增益外表放大器，具有低噪声、10 nV/√Hz输入级，增益为100，满意所需带宽，如图3所示。

图4所示为选用前端PGA增益和ADC过采样的体系级解决方案。AD8021是一款2.1 nV/√Hz的低噪声高速放大器，能够驱动AD7985，还能够偏置或衰减AD8253的输出。AD8253和AD8021都选用外部共模偏置电压作业，可一起保证ADC的输入具有相同的共模电压。

因为整个体系的噪声预算为最大15 nV/√Hz折合到输入端 (RTI),必要核算每个模块的首要噪声源，保证不会超越15 nV/√Hz的强制限幅。AD8021折合到输入端的噪声值小于3 nV/√Hz，当折合到增益为100的AD8253级的输入端时可忽略不计。AD7985的额定信噪比为89 dB，选用外部4.5 V基准电压源，适用的噪声分辨率小于45 μV rms。假定ADC的奈奎斯特带宽为300 kHz，在该带宽规模内会发生约83 nV/√Hz的噪声。折合到AD7985输入端时，其小于1 nV/√Hz的噪声在体系中可忽略不计，因为其间的RTI噪声源是用平方和的平方根核算办法相加的。

选用AD8253的另一个优点是具有数字增益操控，可使体系增益进行动态改动以呼应输入改动。这一功用可经过体系的数字信号处理才干智能化完结。

在该运用中，数字处理的首要功用是运用AD7985 16位转化成果发生高分辨率输出。该功用经过主动抽取数据和切换模仿输入增益完结（具体取决于输入起伏）。这种过采样发生的输出数据速率低于ADC采样速率，可是动态规模大大添加。

要对该运用的数字端进行原型规划，应选用现场可编程门阵列(FPGA)作为数字内核。为了快速调试体系，模仿电路和FPGA整合到了一块电路板上，如图5所示，选用了 体系演示渠道 (SDP) 连接器规范，能够轻松经过USB连接到PC。SDP结合了可重复运用的硬件和软件，能够经过最常用的器材接口轻松操控硬件并从中捕捉数据。

根本操控流如下：

• 先上电，然后校零。将AD8253的差分模仿输入端对地短接，每次增益设置时进行AD7985转化。存储ADC值，以供稍后运用。
• 校准完结后，FPGA以预设速率向AD7985宣布一个周期转化开端信号，本例中约为600 kSPS。每个ADC成果都读入FPGA，并一同传递至抽取和增益模块。
• 增益模块查看当时的ADC成果、之前的ADC成果和当时的增益设置，然后确认对下一次ADC转化最适宜的增益设置。下面将具体介绍这一进程。
• 抽取模块处理每个ADC样本及其当时PGA增益设置，以及之前存储的校准值。收到72个ADC样本后，23位输出成果便是72个样本的平均值，其间考虑了失谐和增益。
• 然后，该23位成果会转化成二进制补码，以兼容Blackfin串口(SPORT)的格局从FPGA接纳，并由SDP-B硬件捕捉。该进程每隔72个样本选用新数据字重复进行。

FPGA中选用的两个首要模块是抽取器和增益核算器。下面将具体介绍每个模块。

抽取器

该模块具有内部状态机，能够办理一些接连的数据处理过程：

每个AD7985样本都归一化为相同的份额。例如：AD7985输入4 mV，基准电压4.5 V，得出代码(4 mV/4.5 V × 65535) = 58，G = 1。G = 100时，ADC输入端取得电压为400 mV，得出输出代码为5825。对模仿前端增益(AFE)为1的ADC样本而言，当AFE增益为100时，样本有必要乘以100，以抵消份额影响。这样就能保证这些样本能够正确求得平均值且合理抽取，而不受AFE增益设置的影响。

抽取器功用就位后，就能够对模仿输入进行初始测验。

将输入短接，体系就能在高增益直流方式下测验（如图6所示）。

成果显现，p-p噪声为6位，均方根噪声超卓，为0.654 µV rms（0.84 LSB，16位）。2.12 V均方根满量程规模时，动态规模核算公式如下：

DR = 20 log₁₀(FS/rms noise) = ~130 dB

因而，体系很简单满意有关噪声的动态规模方针。选用50 mV p-p沟通模仿输入进行测验时，频域呈现严重失真（如图7所示）。这一特定输入起伏杰出表明晰体系的最差状况——即沟通输入起伏略大于增益 为100的方式所处理的规模，并且体系常常在两种方式之间切换。挑选增益阈值也会加剧这一规模切换效应问题，详见下文所述。每个增益方式失调之间的不匹配会以总谐波失真方式显现出来，因为核算出的输出码的跳变起伏为每个规模中各失调之差。

只需经过校准消除每个增益规模的零失调，就会显着削减信号失真。实践上，单凭校准就能够削减约50 dB的谐波，如图8所示。即便输入音处于最差状况，谐波也能够削减至–110 dB满量程水平。

校准后的失调从归一化的样本中去除。因为两种增益设置时都进行了校准，去除的失调取决于ADC采样时的增益。

经过归一化和失调校准后的样本添加至累加器寄存器，累加器寄存器上电时可复位，每次接纳72个样本。72个样本接纳完结且添加至累加器后，总和传递至除法器，除法器将累加器中的值除以72，发生一个23位的平均值。此时会设置输出标志，阐明除法完结，新的成果已安排妥当。

增益设置

该模块依据当时的增益设置、两个原始ADC样本和一些硬编码阈值来输出新的增益设置。体系选用四个阈值；这些阈值的挑选对最大极限地添加体系的模仿输入规模至关重要，保证G = 100方式用于尽或许多的信号规模，一同避免超越ADC输入的量程。留意，该增益模块的运转依据每个原始ADC成果，而非经过归一化的数据。记住这一点后，下面将举例阐明可用于此类体系的一些阈值（假定为双极性体系，中量程为0）：

T1（正下阈值）：+162（高于中量程162个代码）
T2（负下阈值）：-162（低于中量程162个代码）
T3（正上阈值）：+32507（低于正满量程260个代码）
T4（负上阈值）：–32508（高于负满量程260个代码）

处于G = 1方式时，选用内限值T1和T2。当实践ADC成果处于T1和T2之间时，增益切换至G = 100方式。这样能够保证ADC接纳到的模仿输入电压赶快最大化。

处于G = 100方式时，选用外限值T3和T4。假如ADC成果估计高于T3或低于T4，增益就会切换至G = 1方式，以避免超出ADC输入的量程（如图9所示）。

当处于G = 100方式时，假如算法猜测下一个ADC样本刚好落在外阈值以外（选用十分根本的线性猜测），发生的ADC成果为+32510，增益就会切换到G = 1，下一个ADC输出成果就不是+32510，而是+325。

在相似的体系中，要想避免震颤(阈值邻近快速重复的增益切换), 则须运用迟滞 (100至1和1至100切换电平的别离) 它对确认正确的阈值限值十分重要。在本例选用的实践限值的核算中，设置了显着的迟滞。假如体系从高增益(G = 100)方式切换到低增益(G = 1)方式，体系的模仿输入电压就有必要削减约50%才干返回到高增益方式。

整个体系的功用

取得充沛优化的增益和抽取算法后，整个体系就准备安排妥当，能够开端测验。图10显现了体系对运转在1 kHz下的–0.5 dBFS大信号输入音作出的呼应。将100的PGA增益考虑在内时，完结的动态规模为127 dB。

与此相似，当针对图11中的小信号输入进行测验，且输入音在–46.5 dBFS下为70 Hz时，完结的动态规模可达129 dB。较小输入音的功用有望得到进步，因为该丈量进程中没有发生增益规模的有源切换。

结束语

体系的功用取决于其能否动态地切换增益以处理巨细两种信号输入。∑-∆技能能够供给超卓的动态规模，而迫临型解决方案则能够依据输入信号动态改动前端增益，不会影响体系的功用。小信号和大信号沟通和直流输入都能够实时丈量，无需等候体系树立时刻，也不会因为推迟增益改动而发生较大的突波。

体系的要害是结合ADC过采样技能与预见性增益设置算法。怎么处理输入信号的压摆率关于增益算法至关重要。输入压摆率较高时，或许需求定制增益设置，以便利信号挨近或许超出ADC输入量程的电平常，快速做出呼应。这一要求能够经过缩小阈值来完结，或许用多个样本替代两个样本，经过对输入信号进行更杂乱的猜测剖析来完结，如本例所述。反之，在输入压摆率极低的体系中，能够扩展阈值，然后更好地运用高增益方式，而不会超出ADC输入量程。

尽管本文介绍的是AD7985 ADC，但所用的技能相同适用于ADI公司的其他高速转化器。选用更快的ADC采样速率后，最终用户能够将添加的输入带宽和更快的输出数据转变为添加的过采样率，然后完结更大的动态规模。

假如选用AD8253 VGA的额定增益规模，而不仅仅是G = 1和G = 100，能够进一步减小增益改动的影响。在本文所述的示例中，增益切换时会发生少数的失真。可是，假如选用G= 10的规模，对选用额定校准点的三步进增益而言，或许会完结更好的体系THD参数。