咱们知道，SERDES对参阅时钟有严厉的相位噪声功能要求。一般，SERDES供给商会根据其SERDES选用的PLL以及CDR架构特色，以及功能数据，提出对参阅时钟的相位噪声的具体要求。这个要求，一般是以不下降其SERDES功能为根据的，一般情况下较严。那么，是不是一点也不能违反呢？作为供给商，总是期望有较好的参阅时钟，这样体系余量最大。但作为用户，总是期望用廉价的参阅时钟，满意需求并有必定余量就行。这就要求在工程实践中作某种平衡，你需求对体系目标要求，SERDES功能有十分清楚的了解。
比方：XILINX 7系列SERDES的CPLL对参阅时钟的相位噪声要求如下：
Ref Clock Freq (MHz)
Phase Noise at Offset Frequency ? (dBc/Hz)
10KHz
100KHz
1MHz
100
-126
-132
-136
125
-123
-131
-135
156.25
-121
-129
-133
250
-119
-126
-132
312.5
-116
-124
-131
625
-110
-119
-127
用户规划需求跑XAUI协议，因为XAUI接收机的CDR的颤动容限拐点大约在1.87MHz。因而，参阅时钟的1MHz以下的相位噪声能够恰当放宽。
Case 1：
参阅时钟的相位噪声在1MHz以下现已不满意模板的要求，但1MHz以上本底噪声有较大余量，很少的杂散有少数超支。这是能够承受的，并且在工程实践上，也是成功的，全面满意了用户的体系要求。
Case 2：
参阅时钟的相位噪声在1MHz以下现已不满意模板的要求，且1MHz以上本底噪声也没有余量，杂散严峻超支。这是不能够承受的，并且在工程实践上，也造成了收发两个方向上的误码。
