在这篇《电源规划小贴士》中，咱们将研讨在同步降压功率级中怎么对传导功耗进行折中处理，而其与占空比和 FET 电阻比有关。进行这种折中处理可得到一个用于 FET 挑选的十分有用的起始点。一般，作为规划进程的一个组成部分，您会有一套包含了输入电压规模和希望输出电压的标准，而且需求挑选一些 FET。别的，假如您是一名 IC 规划人员，则您还会有必定的预算，其规则了 FET 本钱或许封装尺度。这两种输入会帮助您挑选总 MOSFET 芯片面积。之后，这些输入可用于对各个 FET 面积进行功率方面的优化。
图 1 传导损耗与 FET 电阻比和占空比相关
首要，FET 电阻与其面积成反比例联系。因而，假如为 FET 分配必定的总面积，一起您让高旁边面积更大（旨在下降其电阻），则低侧的面积有必要减小，而其电阻添加。其次，高侧和低侧 FET 导电时刻的百分比与 VOUT/VIN 的转化比相关，其首要等于高侧占空比 (D)。高侧 FET 导通 D 百分比时刻，而剩下 (1-D) 百分比时刻由低侧 FET 导通。图 1 显现了标准化的传导损耗，其与专用于高侧 FET 的 FET 面积百分比（X 轴）以及转化因数（曲线）相关。很明显，某个设定转化比率条件下，可在高侧和低侧之间完成最佳芯片面积分配，这时总传导损耗最小。低转化比率条件下，请运用较小的高侧 FET。反之，高转化比率时，请在顶部运用更多的 FET。面积分配至关重要，由于假如输出添加至 3.6V，则针对 12V：1.2V 转化比率（10% 占空比）进行优化的电路，其传导损耗会添加 30%，而假如输出进一步添加至 6V，则传导损耗会添加近 80%。最终，需求指出的是，50% 高旁边面积分配时一切曲线都经过同一个点。这是由于两个 FET 电阻在这一点持平。
图 2 存在一个根据转化比率的最佳面积比
留意：电阻比与面积比成反比
经过图 1，咱们知道 50% 转化比率时呈现最佳传导损耗极值。可是，在其他转化比率条件下，能够将损耗降至这一水平以下。附录 1 给出了进行这种优化的数学计算方法，而图 2 显现了其计算结果。即便在极低的转化比率条件下，FET 芯片面积的很大一部分都应该用于高侧 FET。高转化比率时相同如此；应该有很大一部分面积用于低侧。这些结果是对这一问题的开始研讨，其并未包含如高侧和低侧FET之间的各种详细电阻值，开关速度的影响，或许对这种芯片面积进行封装相关的本钱和电阻等诸多方面。可是，它为确认 FET 之间的电阻比供给了一个杰出的初步，而且应会在FET挑选方面完成更好的全体折中。
下次，咱们将评论怎么确认 SEP%&&&&&% 所用耦合电感的漏电感要求，敬请期待。本文及其他电源解决方案的更多概况，请拜访：www.ti.com.cn/power。
附录：图 2 的推导进程
