摘要：介绍一种用于家庭可视门铃的无线视频通讯体系。该体系将数字摄像头收集的图画数据通过滤波、扩大等处理，调制到2.4GHz的载波上，由无线收发模块发射击去;接纳端将该视频数据解调复原，并传送到显现模块，在LCD显现出来。 关键词：nRF2401 无线视频信号 AT89C52 摄像头7260 现在，国内装置的可视门铃多数是有线的，或是通过相似于电视体系的调幅或调频方法来发送图画的。出于本钱的考虑，这些可视门铃体系传输间隔受限制，信号质量不高，抗干扰性差。跟着用户要求的进步，尤其是在大型别墅中，门铃和图画接纳端相距较远，这就需求将有线变为无线，模拟信号调幅或调频无线传输变为数字信号调制(FSK，QFSK，GFSK)无线传输。FSK(Frequency Shift Keying)即键控频移，QFSK(Quadrature Frequency Shift Keying)即正交键控频移，GFSK(Guassian Frequency Shift Keying)即高斯键控频移。通过体系的数字化，图画信号质量得到进步，抗干扰性得到大大加强;一起，整个体系的体积比较其它的传输方法将会减小许多，因而，具有广泛的商业运用价值和发展前景。
因为咱们的体系用于别墅单用户的可视门铃，因而对图画的接连性要求不高。想象一向，在户主听到门铃响，再到门口检查监督器的画面最少需求3s。只需求传输 1帧图画到监督终端，让户主看到来访者是谁就能够了。因而因为本钱的原因，咱们会把收集到的图画直接传输出去而中心不会加上贵重的图画紧缩解紧缩芯片。 整个数字无线视频通讯体系首要由三个模块构成：图画收集模块、数据传输模块、图画接纳显现模块，如图1所示。
1 图画收集模块 该模块的硬件框图如图2所示。 摄像头7620是256色30万像素的CMOS摄像头。它输出并行16位图画信号，包含8位的色度信号、8位的亮度信号以及场同步与行同步信号。1帧图画(640%26;#215;480)的尺度是640%26;#215;480%26;#215;16=4 915 200(位) 假如以RF发送模块nRF2401的最大速度1Mbps来核算，发送1帧图画所要的时刻为 4 915 200/1 000 000=4.9152(s) 这明显太长了。不过，7620还有一种作业形式便是，通过下降分辨率来削减图画尺度。这种形式供给了320%26;#215;240的图画。这样，图画数据不到3s就能够抵达接纳端，满意可视门铃的要求。 图3 8位色度信号、8位亮度信号以及场同步与行同步信号先通过FPGA缓存到RAM，一起转化为异步串行数据，通过RF模块发送。图3是7620的作业时序。 图3中，Y信号是8位亮度信号，UV是8位色度信号。VSYNC是场同步信号，HREF是行同步信号。 FPGA的作业是完结图画数据的缓存操控以及发动RF模块发送图画数据。这儿，选用Altera公司的EPF6016。它是一颗16000门的FPGA。图4为FPGA与摄像头7260、MCU以及RF模块的衔接示意图。 图4中，U1为EPF6016ATC100，J1是FPGA与摄像头7260的衔接插座。Y、UV、VSYNC和HREF的界说如前，READY是MCU 对FPGA的操控信号，DATA是FPGA与RF模块之间的串行数据线。
当用户按下门铃，MCU收到指令敞开照明灯，一起初始化摄像头7260，并发送READY信号给FPGA，告诉其预备接纳图画信号。由7260的作业时序能够看到，当摄像头收集到一帧图画后，VSYNC便发送1个高电平，FPGA预备接纳信号。1帧图画由许多行组成。这些行在场同步信号VSYNC的两个高电平之间传送。而每一行的信号传输现时由HREF同步。当HREF的上升沿来到后，FPGA开端接纳图画数据。在PCLK的上升沿，每一行的图画数据通过 Y口和UV口送出，从时序图能够看到1行包含640个点。 FPGA需求将收到的图画缓存到512KB的RAM，需求有20位的地址信号线和8位的数据信号线。 FPGA收集到的图画信号是并长的数字信号。要将这些信号发射出去，还需求转化为异步串行数据，这个作业由FPGA来完结。咱们所规则的异步串行通讯协议和通用的RS232协议相似： 没有信号时，DATA线为高电平;要传送数据的时分，先发送1个低电平脉冲(开端位)，紧接着2个字节的数据(Y[7：0]，UV[7：0]，然后再发送 1个高电平脉冲(间断位)。1帧有用的串行数据就由这几部分构成。 微操控器MCU首要完结以下几个使命： ①初始化数字摄像头7620; ②操控其它外设，接纳和处理键盘指令，操控照明设备的敞开等; ③与FPGA协同作业，并供给人机接口。 MCU选用常用的AT89C52。图画收集模块的作业流程如图5所示。
2 图画传输模块 图画传输模块(RF module)由一块单片无线收发芯片nRF2401完结。NRF2401作业在2.4～2.5G ISM频带，集成了频率归纳器、功率扩大器、晶体振荡器和调制器。因为nRF902运用了晶体振荡器和安稳的频率合成器，因而频率漂移很低。电源电压规模为2.4～3.6～，输出功率为10dBm，电流耗费仅9mA。输出功率和频偏可通过外接电阻进行编程。
输出信号为调制的GFSK(高斯键控频率信号)，很简单通过8线串行I/O口进行收发。图6为nRF2401在无线通讯中扩展的外围电路。 通过PWR-UP、CE、CS引脚的挑选，nRF2401能够作业在激活/等候/节能形式。这儿，使nRF2401作业在激活的突发脉冲(shock burst)形式。该形式运用片上FIFO。在不运用MCU操控数据操作情况下，能以极低的功耗运转数字部分而又以极快的速度(最高为1Mbps)传输数据，然后大大削减了电流耗费，下降了体系本钱而且削减了传输时的“空中抵触”冒险。 FPGA送来的异步串行数据通过nRF2401内部的RF带通滤波、低噪声扩大、频率归纳和脉冲扩大，被调制成2.4GHz上的GFSK信号，完结图画信号的传输。 3 图画接纳显现模块 图画接纳显现模块首要由三部分组成：图画接纳、图画转化和暂存、图画显现。如图7所示。 (1)图画接纳 图画接纳部分也是由无线收发芯片nRF2401完结。nRF2401能够一起发射1组、接纳2组信号。在突发脉冲形式下，将RX和CE置高，200μs的树立时刻后，nRF2401开端监测空中，接纳到有用的数据包后解调为本来的数字信号，送以端头、地址和CRC位，MCU宣布间断指令，DR1拉高。 MCU也能够置CE为低来间断RF字的接纳，一起为载入数据输出恰当频率的时钟。当一切的数据载入后，将DR1拉低，预备接纳下一个数据包。 图6 (2)图画转化和暂存 nRF2401传输给FPGA的异步串行数据，通过FPGA转化为并行数据并暂存到缓冲区(512KB的外部RAM)，收到MCU的指令后将RAM内部的数据送到LCD显现。当整幅图画都被接纳今后，FPGA将存储的视频发送到LCD操控器SED1353。出于安全性的考虑，体系一起还外挂有2MB的内存事保存视频历史记录。图画转化和暂存的进程，其实是前面图画收集的逆进程。接纳部分FPGA的规划与发送部分相似，这儿不再胪陈。
