广告

您的位置 首页 制造

为高速ADC挑选最佳的缓冲放大器

Maxim 高速ADC MAX12559 MAX2055 MAX2027 缓冲器现代通信系统创新设计主要表现在直接变频和高中频架构,全数字接收机的设计目标要求模数转换器(ADC)以更高的采样率提供更高

Maxim 高速ADC MAX12559 MAX2055 MAX2027 缓冲器

现代通讯体系立异规划首要体现在直接变频和高中频架构,全数字接纳机的规划方针要求模数转化器(ADC)以更高的采样率供给更高的分辨率(扩展体系的动态规模)。在新式的3G和4G数字无线通讯体系中,无杂散动态规模(SFDR)和线性度都需求高功能的ADC来确保。走运的是,在接纳信号链路中,ADC的前级增益电路—缓冲扩大器的功能在最近几年得到了极大进步,有助于ADC确保满意现代无线通讯体系的带宽和失真要求。可是,缓冲扩大器和ADC之间的匹配要求十分严厉,深刻了解缓冲扩大器对ADC功能目标的影响十分重要。

长期以来,得到无线通讯体系规划工程师认可的抱负数字接纳机的信号链路是:天线、滤波器、低噪声扩大器(LNA)、ADC、数字解谐和信号处理电路。尽管完成这个抱负的数字接纳机架构还要若干年的时刻,但用于射频前端的ADC的功能越来越高,通讯接纳机正逐渐消除频率改换电路。从发展趋势看,接纳机的一些中心处理级会被逐渐消除去,但ADC前端的缓冲扩大级却是接纳机中适当重要的环节,它是确保ADC到达预期目标的要害。信号链路的缓冲扩大器是包含混频器、滤波器及其它扩大器的功能模块的一部分,它有必要作为一个独立器材调查其噪声系数、增益和截点目标。给一个既定的ADC挑选适宜的缓冲扩大器,能够在不献身总的无杂散动态规模的前提下改进接纳机的灵敏度。

界说动态规模

接纳灵敏度是体系动态规模的一部分,它界说为能够使接纳机成功康复发射信息的最小接纳信号电平,动态规模的上限是体系能够处理的最大信号,一般由三阶截点(IP3)决议,对应于接纳机前端呈现过载或饱满而进入限幅状况的作业点。当然,动态规模也需求折衷考虑,较高的灵敏度要求低噪声系数和高增益。但是,具有30dB或许更高增益、噪声系数低于2dB的LNA其三阶截点会受到约束,常常只要+10到+15dBm。由此可见,高灵敏度的扩大器有或许在接纳前端信号处理链路中成为堵塞强信号的瓶颈。在接纳机的前端参加ADC后,对动态规模的折衷处理变得愈加杂乱。引进具有数字操控的新式线性扩大器作为缓冲器,能够在扩展动态规模的一起进步接纳机的全体功能。

为了了解缓冲扩大器在高速ADC中的效果,咱们需求了解一下每个部件的基本参数及其对接纳机功能的影响。传统的接纳机前端一般选用多级变频,将来自天线的高频信号解调到中频,然后再作进一步处理。一般,信号链路会将射频输入转化到榜首中频的70MHz或140MHz,然后再转化到第二中频的10MHz,乃至进一步转化至第三中频的455kHz。这种多级变频的超外差接纳机架构的运用依然很广泛,但考虑到现代通讯体系所面对的下降成本、缩小尺度的压力,规划工程师不得不尽全部或许去除中心变频电路。长期以来,军品规划工程师也一向都在探究完成全数字化接纳机的解决方案,用ADC直接数字化来自天线和滤波器组的射频信号。

近几年,ADC的功能目标得到了飞速进步,但还没有到达能够支撑全数字化军用接纳机的水平。尽管如此,商用接纳机的规划现已从三级或更多级的变频架构简化到一次变频架构。削减频率改换级意味着ADC输入将是较高中频的信号,需求ADC和缓冲扩大器具有更宽的频带。对ADC分辨率的要求取决于详细的接纳机,关于一些军用设备,例如有源接纳机,10位分辨率即可满意要求。关于当时和正在鼓起的商用通讯接纳机,比方3G、4G蜂窝体系,为了下降通过杂乱的相位和起伏调制的波形的量化差错,需求ADC具有更高的分辨率。关于多载波接纳机,一般需求14位乃至更高的分辨率,一起也要满意的带宽来处理整个中频频带的信号。

假如一个接纳机架构已具有高速、高分辨率ADC,那么联系到灵敏度和动态规模的其它要害参数是什么呢?ADC常用SFDR作为其要害目标,SFDR界说为输入信号的基波起伏与指定频谱内最大失真重量均方根的比。如输入电压起伏超出了所答应的最大值,采样输出波形将呈现削波和失真。当输入信号低于引荐的最小输入值时,则不能有用运用ADC的分辨率,一个14位的ADC或许只是体现出了10位或12位器材的功能。

关于一个既定ADC,正弦波的最大输入电压(Vmax)能够由下式核算:

2Vmax = 2bQ 或 Vmax= 2b-1 Q

其间,b是ADC的分辨率,Q是每位量化电平的电压。

对应于最大电压的正弦波功率是:

Pmax = V2max/2 = [22(b-1)Q2]/2 = 22bQ2/8

最小电压是对应1 LSB的起伏,能够由下式核算:

2Vmin=Q

对应功率为:

Pmin= V2min/2= Q2/8

动态规模(DR)能够简略地由下式核算:

DR = Pmax/Pmin= 22b

或选用对数方式表明:

DR = 20log(Pmax/Pmin) = 20blog(2) = 6b(dB)

或许每位6dB。

要得到一个ADC的SFDR,能够丈量ADC的满量程正弦信号,运用一个高精度DAC和频谱剖析仪测验ADC的输出,而且比较输出信号的最大基波成分与最大失真信号的电平。需求留意DAC的动态规模一定要远远高于ADC的动态规模,不然DAC的动态规模会约束ADC SFDR目标的测验。现在,高速ADC的SFDR目标能够到达80到90dBc,通过给ADC输入一个单音或双音信号能够测得该项目标。关于双音信号的功能剖析,双音信号能够在一起中频中心频率两边挑选,频率距离1MHz,比方关于140MHz的中频,双音频点挑选为139.5MHz和140.5MHz。

包含ADC在内的接纳灵敏度是噪声的函数,而噪声电平自身又是带宽的函数。下降噪声能够进步接纳机的灵敏度。而有些噪声是不可防止的,如热噪声。ADC的背景噪声由热噪声和量化噪声决议,这些噪声约束了ADC的灵敏度。量化噪声本质上讲是模数转化器的LSB的不确认性。一般来说,ADC的背景噪声便是所答应的最低输入信号。作为接纳机,不只是通过SFDR来体现ADC的特性,满量程噪声比和信噪比(SNR)也很重要,ADC的最大SNR是其分辨率的函数:

SNR = (1.76 + 6.02b) dB

实践上,它是满量程模仿输入的均方根与量化噪声均方值的比。将ADC的采样速率增加一倍,噪声将散布到两倍于前期带宽的频段内,有用噪声系数会下降3dB。确认ADC的SNR的最好办法是用一个准确的接纳机和通过校准的噪声源进行丈量,丈量须考虑时钟颤动和其它噪声源,然后取得实践的SNR值。

总谐波失真(THD)是在信号傅立叶频谱上的一切谐波的均方根之和,前三项谐波集中了绝大部分的信号能量,关于通讯体系来说,THD一般比静态下的直流线性度更重要。大多数厂商给出的器材参数中包含了前4次,乃至前9次谐波的数据。

MAX12599是一款Maxim推出的新式ADC,它在单一芯片上集成了2路14位ADC,每路ADC的采样速率能够到达96Msps,能够收集中频和基带信号。这款双通道ADC具有内部采样/坚持扩大器和差分输入,关于175MHz的输入,它能够取得79.8dBc的SFDR、71.9dB的典型信噪比和70.9dB的信噪失真比(SINAD)(图1),总谐波失真为-77.9dBc。这款ADC作业在3.3V,仅耗费980mW的模仿电源功耗。


图1:MAX12559在96MHz时钟频率、-1dBFS输入时,SNR和SINAD与输入频率的对应联系曲线。

灵敏的基准架构答应器材选用内置2.048V带隙基准或外部基准,而且答应两个ADC共用同一基准。可运用基准电路在±0.35V到±1.15V规模内调整满量程输入,MAX12599支撑单端或差分时钟输入,用户可挑选2分频和4分频形式,简化了时钟源的挑选。

缓冲器的挑选

在为MAX12559或相似的在现代通讯接纳机中的高速ADC挑选缓冲扩大器时,需求考虑一个要素。抱负情况下,缓冲扩大器需求具有与ADC相同的带宽或更宽的带宽,MAX12559的带宽是750MHz,至少需求满意被采样信号的带宽要求。ADC缓冲扩大器一般依照频域特性界说目标,而一般的运算扩大器规则树立时刻和摆率目标。不管缓冲扩大器怎么界说目标,它有必要具有ADC输入所需求的瞬态呼应才能,使输入波形的削波或失真不会大于ADC的1LSB。

在接纳机前端,缓冲扩大器的噪声系数也有影响,但不占主导地位。在信号链路中,榜首级扩大器对接纳机噪声系数影响最大,一般,具有最低噪声系数的扩大器放在信号链路的最前端。因而,低噪声系数的缓冲扩大器有助于改进整个接纳机的噪声系数目标,但对缓冲器的噪声系数要求不像榜首级扩大器那样严厉。假如接纳机榜首级低噪声扩大器具有2dB或更低的噪声系数,关于缓冲扩大器来说,6dB到7dB的噪声系数将会对接纳机链路发生最小的影响。

缓冲扩大器应该供给满意的增益,以确保送到ADC的信号接近于满量程输入电压,一起,还要很好地操控频率呼应特性,增益平整度应该坚持在ADC的一个LSB之内。关于高分辨率(14位或更高)ADC,要求缓冲扩大器在整个有用带宽内具有±0.5dB的增益平整度。缓冲扩大器应该依照输出电压和截点目标供给杰出的线性度,例如缓冲扩大器有必要至少供给和ADC的输入要求共同出输出,线性度应优于ADC的线性度,以防止下降ADC的SFDR目标。

考虑缓冲扩大器和ADC相位差错对杂散特性的影响时,能够由下式核算:

SFDR System = -20log{10exp[(-SFDR ADC)/20] + 10exp[(-SFDR Buffer)/20]} (dBc)

缓冲扩大器的源阻抗要满意低,以确保与ADC输入阻抗的阻隔,并为ADC输入驱动供给满意的功率。为了防止额定的转化差错,还要求缓冲器的高频输出阻抗尽或许低,总归,缓冲扩大器的输出阻抗会对ADC的沟通特性,特别是总的谐波失真(THD)发生直接影响。

关于开关电容ADC,转化器或许会在每次转化结束时吸收少数输入电流。选用这类ADC时,缓冲扩大器还要有满意快的瞬态呼应才能,以防止转化差错。当缓冲器的瞬态呼应不够快时,能够依据接纳机的要求在其输出加一个RC滤波器来约束输入带宽,一起供给额定的电容以消除ADC的瞬态影响,滤波电容要大于ADC的输入%&&&&&%。

Maxim的MAX2055、MAX2027可用作MAX12559的缓冲扩大器,MAX2055是一个带宽在30~300MHz的数控可变增益扩大器(图2)。


图2:MAX2055典型运用电路。

它具有单端输入和差分输出,便于合作差分输入ADC运用,缓冲扩大器内部集成了数控衰减器和高线性度扩大器以及单端至差分转化器,不需求外部转化或额定的扩大电路。MAX2055的内置衰减器供给23dB的衰减规模,精度为±0.2dB,能够完成动态增益调理或通道增益设定。设置在最大增益时,具有6dB的噪声系数,而且在一切增益设置下都具有+40dBm的输出三阶截点(OIP3)。1dB紧缩点的最大输出功率是+24dBm,具有-76dBc的二次谐波(HD2)和-69dBc的三次谐波(HD3)。

更多资讯请重视:21ic模仿频道

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/bandaoti/zhizao/328094.html

广告

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部