SPI，是一种高速的，全双工，同步的通讯总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，一起为PCB的布局上节约空间，供给方便，正是出于这种简略易用的特性，现在越来越多的芯片集成了这种通讯协议。SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简略，主要是在sck的操控下，两个双向移位寄存器进行数据交换。
SPI总线是Motorola公司推出的三线同步接口，同步串行3线方法进行通讯：一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于 CPU与各种外围器材进行全双工、同步串行通讯。SPI主要特点有：能够一起发出和接纳串行数据;能够当作主机或从机作业;供给频率可编程时钟;发送完毕中止标志;写抵触维护;总线竞赛维护等。
SPI总线有四种作业方法（SP0， SP1， SP2， SP3），其间运用的最为广泛的是SPI0和SPI3方法。SPI模块为了和外设进行数据交换，依据外设作业要求，其输出串行同步时钟极性和相位能够进行装备，时钟极性（CPOL）对传输协议没有严重的影响。假如CPOL=0，串行同步时钟的闲暇状况为低电平；假如CPOL=1，串行同步时钟的闲暇状况为高电平。时钟相位（CPHA）能够装备用于挑选两种不同的传输协议之一进行数据传输。假如 CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；假如CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。
SPI主模块和与之通讯的外设音时钟相位和极性应该共同。
SPI时序详解—SPI接口在形式0下输出第一位数据的时间SPI接口有四种不同的数据传输时序，取决于CPOL和CPHL这两位的组合。图1中体现了这四种时序，时序与CPOL、CPHL的联系也能够从图中看出。
图1
CPOL 是用来决议SCK时钟信号闲暇时的电平，CPOL＝0，闲暇电平为低电平，CPOL＝1时，闲暇电平为高电平。CPHA是用来决议采样时间的，CPHA=0，在每个周期的第一个时钟沿采样，CPHA＝1，在每个周期的第二个时钟沿采样。因为我运用的器材作业在形式0这种时序（CPOL＝0，CPHA＝0），所以将图1简化为图2，只重视形式0的时序。
图2
咱们来重视SCK的第一个时钟周期，在时钟的前沿采样数据（上升沿，第一个时钟沿），在时钟的后沿输出数据（下降沿，第二个时钟沿）。首要来看主器材，主器材的输出口（MOSI）输出的数据bit1，在时钟的前沿被从器材采样，那主器材是在何时间输出bit1的呢？bit1的输出时间实际上在SCK信号有用曾经，比SCK的上升沿还要早半个时钟周期。bit1的输出时间与SSEL信号没有联系。再来看从器材，主器材的输进口MISO同样是在时钟的前沿采样从器材输出的bit1的，那从器材又是在何时间输出bit1的呢。从器材是在SSEL信号有用后，当即输出bit1，虽然此刻SCK信号还没有起效。
从这张图就能够很清楚的看出主从器材的bit1是怎样输出的。
