剖析了准循环低密度奇偶校验码生成矩阵的结构特色,评论了硬件可完成的三种常见编码器结构,提出了一种混合结构的FPGA完成办法。经过使用循环矩阵的结构特性,添加少数硬件开支,就可以完成编码器高速编码,满意高速通讯需求,吞吐量达1.36Gb/s。
一种混合结构高速LDPC编码器的FPGA完成.pd
一种混合结构高速LDPC编码器的FPGA完成
分析了准循环低密度奇偶校验码生成矩阵的结构特点,讨论了硬件可实现的三种常见编码器结构,提出了一种混合结构的FPGA实现方法。通过利用循环矩阵的结构特性,增加少量硬件开销,就可以实现编码器高速编码,满足
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/changshang/fabu/194534.html
