近年来，跟着视频监控体系在各个领域的广泛运用，作为视频监近体系组成之一的多画面处理器的运用也愈来愈遍及。如运用一台九画面处理器，则可在一台监视器上一起监控9个方针，只需运用一台录像机便可对9路视频信号一起实时录像。现在多画面处理器有是非/五颜六色四、九、十六画面处理器等6品种型。一般说来，多画面处理器除了有画面切割功用外，还须有视频信号切换及报警功用。视频信号功换功用是指多画面处理器有一路视频输出是输入视频信号或画面切割信号的次序切换，且切换时刻可调；报警功用是指多画面处理器能输入、输出报警信号，报警时相应的画面上叠加有报警信息，并将报警信息存储起来以便日后查阅。规划多画面处理器可运用专用DSP芯片，这样尽管满意了速度要求，但开发周期较长，产品的调试、修正及晋级比较困难，本钱较高。因为FPGA（即现场可编程门阵列）器材具有集成度高、体积小、功耗低、规划灵敏且价格较低，有快速高效的开发渠道，可加速开发周期等优势，因此现在多画面处理器的规划基本上选用FPGA作为其间的视频信号处理器材。因为FPGA的功用由其内部的编程数据确认，编程数据的装载办法之一是上电后由单片机完结，因此多画面处理器含有单片机。一方面运用单片机在上电后将FPGA所需的编程数据写入FPGA中，另一方面视频信号的切换、字符叠加及报警信息的处理也由单片机来完结。下面详细介绍根据FPGA器材和单片机的是非四画面处理器的规划办法。
1 是非四画面处理器的组成及首要功用
1.1 是非四画面处理器的组成
是非四画面处理器的方框图如图1所示。由图1可知，该多画面处理器以FPGA器材和单片机为中心，外加A/D、D/A、帧存储器、串行存储器、串行时钟和字符叠加等辅佐芯片组成。
1.2是非四画面处理器的首要功用
该四画面处理器首要功用如下：
·视频格局为CCIR方式，即视频信号的场频为50Hz；
·双工操作（在录像的一起可进行回放），菜单设定；
·全屏显现时象素为1024×512,256个灰度等级；
·4路CVBS输入及1路录像输入；
·1路全画面与四切割切换输出，1路录像输出（固定四切割）；
·切换时刻可调，规模为1～255s。
·画面上可叠加时刻日期，且方位可调整；
·有报警输入输出功用，报警复位时刻的可调规模为1～300s；
·有视频信号丢掉报警功用，报警时对应的画面上有文字显现。
2 各部分电路的结构及作业原理
2.1 输入缓冲及A/D转化
该部分电路的首要功用是将输入的模仿视频信号转化成数字视频信号供FPGA器材处理，其方框图如图2所示。4路视频信号经过受FPGA操控的模仿多路挑选器后，输出2路视频信号，经过缓冲扩大后送到受FPGA操控的模仿开关；然后再输出给A/D，2路视频信号需求2片A/D芯片。A/D芯片选TLC5510，该芯片是一种分辨率为8位、20MSPS（20兆采样点/秒）的CMOS模/数转化器。在FPGA的操控下，TLC5510将输入的模仿视频信号转化成数字视频误，然后送往帧存储器。
2.2 帧存储器
帧存储器选AVERLOGIC公司的AL422，共需求2片。AL422是存储量为384KB×8Bits的FIFO（First In First Out）DRAM，它支撑VGA、CCIR、NTSC、PAL和HDTV分辨率，具有独立的读/写操作及输出使能操控；存储时刻为15ns的高速异步串行存取，可在5V或3.3V电源电压下作业，规范的28脚SOP封装。
2.3 FPGA器材
FPGA是本规划的中心，与传统逻辑电路和门阵列比较具有不同的结构。FPGA运用小型查找表（16×1RAM）来完结组合逻辑，每个查找表衔接到一个D触发器的输入端，D触发器再来驱动其它逻辑或驱I/O。这些模块运用金属连线相互衔接或衔接到I/O模块。FPGA经过向内部静态存储单元加载编程数据来完结其FPGA经过向内部静态存储单元加载编程数据来完结其逻辑，存储在存储单元中值决议了FPGA完结的功用；FPGA的这种结构答应无限次的从头编程。由此可见，用FPGA规划的产品调试修正及晋级均很简略，且具有很大的灵敏性。现在FPGA的品种许多，在本规划中选用Spartan系列的XCS05XL。该芯片是Xilinx公司推出的低价格、高功用的FPGA，其首要特色如下：
·体系门的数目达到了5000，Logic cell数目达到了238，体系资源丰富；
·具有片上可编程散布式RAM，最多可编程的RAM达3200bit；
·散布式算术逻辑单元，支撑散布式DSP运算；
·灵敏的高速时钟网络，内部三态总线；作业电压为3.3V。
有关XCS05XL的详细资料请参阅参考文献[1]。
FPGA的编程数据存储在单片机的FLASH ROM里。每次上电后单片机将编程数据装入XCS05XL，编程方式选从串方式，因此其22脚（M1）和24脚（M0）悬空。编程数据装入后，XCS05XL的逻辑功用就确认了；XCS05XL操控视频信号的输入及A/D转化，在其内部将每路视频信号紧缩为本来的1/2，一起在单片机的操控下给每路叠加时刻、日期、通道数字字符信息，然后将紧缩的四路视频信号合成为一路完好的数字视频信号，并输出给D/A，构成四切割输出。
2.4 D/A转化及输出缓冲扩大
D/A转化电路将FPGA输出的数字视频信号转移成模仿视频信号，然后经过缓冲扩大输出给监视器，D/A芯片选HI1171。该芯片是一种分辨率为8位，频率为40MHz的高速D/A转化器，其最大积分和微分线性差错别离为1.3LSB和0.25LSB；最小树立时刻仅为5ns，在单5V下作业，功耗只要80mW。输出缓冲扩大由分立元件组成。
2.5 单片机
单片机选日本NEC公司的μPD78F0034，该芯片的首要特色是：
·时钟为8.38MHz时的指令周期为0.24μs；
·ROM为32KB FLASH,RAM为1024bytes；
·可寻址空间为64KB，5个外部中止，15个内部中止；
·39个CMOS I/O，8个COMS INPUT，4个N-CH漏极开路I/O；
·1个16位守时/计数器，2个8位守时/计数器；
·1个时钟守时器，1个看门狗守时器，1个UART端口；
·支撑I2C总线，有时钟信号及蜂鸣信号输出功用；
·外部数据总线8位，内部寄存器为16位；
·有8位无符号乘法指令，16位除法指令；
·作业电压规模为1.8V～5.5V，有STOP/HALT作业方式。
由此可见，该芯片的功用要优于现在盛行的MCS-51系列，其8位无符号乘法指令及16位除法指令给软件编程带来了很大的便利。别的，因为该芯片自身带看门狗守时器，因此无需外加看门狗电路，就能保证体系安稳、可靠地作业。
2.6 存储器
存储器芯片选用串行EEPROM芯片X24C16。该芯片是容量为2KB带写保护的I2C总线数据存储器，当WP=1时，只能读，不能写数据。它运用串行数据线(SDA)和串行时钟线（SCL）进行主从器材之间的数据传输。I2C总线上的数据传输率可达100Mbps，快速方法下可达400Mbps。在I2C总线传输中，开端和中止条件界说如下：当SCL为高时，SDA由高变低为开端条件；当SCL为高时，SDA由低变高时为中止条件（如图3(a)所示）。SDA和SCL都是双向传输线，SDA线上的数据在时钟为高期间有必要是安稳的，只要当SCL线上的时钟信号为低时，数据线上的状况才能够改动（如图3(b)所示）。输出到SDA线上的每一字节有必要是8位，每次传输的字节不受约束，每字节有必要有一个应对位。本规划中X24C16的第5脚（SDA）和第6脚（SCL）别离接单片机的P3.6和P3.7。
2.7 时钟和字符叠加电路
时钟芯片选串行时钟DS1302。该芯片是一种高功用、低功耗且带RAM的实时时钟芯片，它有如下首要特性；
·实时时钟，可对秒、分、时、日、周、月、年进行计数，且有闰年补偿功用，直至2100年；
·用于数据暂存的31B NV RAM，简略的三线接口，TTL兼容；
·用于时钟或RAM数据读/写的接连多字节数据传送方法；
·8引脚DIP或用于外表贴装的8引脚SOIC封装；
·作业电压为2～5.5V，温度为-40℃～85℃。
字符叠加电路由NEC公司μPD6453组成。该芯片可在屏幕上显现12行、每行24个字符、每个字符为12×18点阵。字符的巨细、闪耀频率能够根据需求进行调整，屏幕的背景色、字符的边际色以及字符自身的色彩也能够修正。该芯片内部除固化了191个日文、英文字母和数字等字符的字模以外，还固化了49个汉字（如年、月、日、时）的字模；别的该芯片供给16个字符的RAM空间，供用户填入自界说字符。因为画面处理器不需求叠加太多的不同字符，因此本规划不外加汉字字库，这样既节约了本钱和线路板的空间，又简化了电路结构。μPD6453所需的行、场同步信号及时钟信号均由FPGA供给。单片机经过串行数据传输将一系列指令（包含所要显现的字符或汉字、字符巨细、字符的距离、字符的特色）送往μPD6453，μPD6453收到指令后再将所要显现的字符或汉字等信息送至FPGA。
2.8 视频信号切换电路
该电路由MAX440组成。MAX440是一种内含宽带视频扩大器的高速多路视频挑选开关，可输入8路视频信号，输出为1路视频信号。在单片机的操控下，输出可与8路视频输入中的任一路相连。该芯片的首要特色如下：
·带宽为110MHz；微分增益为0.04%，微分相位为0.03度；
·开关切换时刻为15ns，转化速率为370V/μs；
·开/关时的输入电容为4pF，无需外接补偿元件。
2.9 报警信号的接纳及处理
由单片机直接完结，无需经过FPGA。当有报警发生时，单片机收到报警信息，宣布指令使蜂鸣器材宣布警报声，一起告诉FPGA和μPD6453使对应的画面闪耀并呈现“报警”字样。
3 FPGA器材XCS05XL的编程完结原理
所谓编程便是运用单片机μPD78F0034将事前规划好的数据经过某种方法装入XCS05XL中，以确认XCS05XL内部的CLB和IOB的功用以及布线通道的衔接方法，数据的写入只在编程过程中完结。在正常作业期间，存储单元只用来供给固定的操控信号，编程存储单元以阵列方式散布在XCS05XL中。每个CLB有几百个编程数据位，每个编程数据位界说了一个静态存储单元的状况，该存储单元能够操控一个逻辑函数查找表位、一个数据挑选器输入或一个互连开关晶体管。Xilinx开发体系能够将逻辑规划转化成网络表文件，它主动将逻辑电路分区、设置和布线，以PROM格局发生编程数据，并将数据存入PROM中。XCS05XL有三种编程方式：从串方式、主串方式和快速方式。编程开端前，芯片会主动检测M1和M2脚以确认编程方式，编程完毕后，这些脚就没有用了。当M1和M2脚为高电平时，选从串方式，这也是现在最常用的一种编程方式。实际上，此刻M1和M2脚可悬空。假如要挑选主串方式，则M1和M2脚有必要与相连或经过1k℃的下拉电阻接地。
图4所示为μPD78F0034单片机对FPGA器材XCSO5XL装载修改数据的示意图。XCS05XL的编程方式选从串方式，因此其M1、M2脚悬空（即相当于接高电平）。XCS05XL的修改数据存储在单片机的FLASH ROM里，上电复位后，单片机经过P30脚将数据串行传送到XCSO5XL中。XCS05XL所需的编程时钟（CCLK）信号由单片机发生，在每个CCLK的上升沿，XCS05XL经过DIN脚接纳输入数据。
4 软硬件规划时要留意的几个问题
（1）运用帧存储器AL422应留意的问题
·因为帧存储器AL422是FIFO DRAM,因此须保证WCK和RCK信号一直有且信号的频率不低于1MHz，因WCK和RCK中频率较高者将作为DRAM的改写时钟信号。
·在AL422的/RRST信号的上升沿，/RE信号不能为低，这一点在确认FPGA的编程数据时要特色留意（因/RRST和/RE信号均由FPGA供给）；
·AL422可在5V或3.3V电源电压下作业，当运用5V电源时，其DEC脚（Pin19）须接2.2μF的去耦电容；当运用3.3V电源时，DEC脚（Pin19）可直接与3.3V相连，并经过0.1μF电容旁路到地；电容均运用钽%&&&&&%。因为运用3.3V时，器材功耗低，且受噪声搅扰小，因此在本规划中选用了3.3V电源对AL422供电。
(2)为防止视频信号之间的串扰，各种模仿视频信号间均用较粗的地线离隔，且视频走线满足宽。
以上介绍了是非四画面处理器的规划。为了节约线路板空间并使产品娇小玲珑，一切的元器材及%&&&&&%芯片均选用贴片式封装。鉴于篇幅的约束，本文没有评论多画面处理器软件方面的规划。至于9画面和16画面处理器的规划，其规划思维及组成方框图与该4画面处理器相相似，只不过要添加A/D、AL422及FPGA，软件编程也杂乱一些。
