您的位置 首页 开关

功率最好的内存测验电路开发环境

1.概述:整合性内存自我测试电路产生环境-BrainsBrains是从整体的芯片设计切入,利用硬件架构共享的观念,可以大幅减少测试电路的门数 (Gate Count),并且让使用者能轻易产生优

  1.概述:整合性内存自我测验电路发生环境-Brains

  Brains是从全体的芯片规划切入,运用硬件架构同享的观念,能够大幅削减测验电路的门数 (Gate Count),而且让运用者能容易发生优化的BIST电路。Brains能够主动的判读内存并将其分群 (Grouping),从产品规划前端大幅进步测验良率、下降测验本钱,进步工业竞争力。Brains的五级到七级的弹性化管线式架构,能够满意快速内存测验的需求,现在最高测验的速度现已能够到达1.2GHz,全体BIST电路的门数均匀只需200个门数。别的为了简化嵌入内存测验电路的复杂度,Brains只需简略过程即可完结内存测验电路的规划与嵌入。Brains的先进功用能够大幅减缩DPPM与下降芯片测验本钱从而下降全体芯片本钱,添加产品的牢靠度以及添加产品的竞争力。

  图1-1. 传统BIST示意图

  图1-2. 传统Memory Testing解决方案

  图1-3. 厚翼科技的BIST示意图

  图1-4. 厚翼科技的解决方案

  2. Brains架构

  Brains是一个内存测验电路整合性开发环境,根本架构图如下:

  图2-1. BRAINS履行架构图

  Brains 输入档:

  RTL Verilog : 包括memory models 的Top HDL design档案

  Memory Modules : Memory models verilog档案

  UDM Files : 用户自界说内存档案

  Brains 输出檔:

  RTL Verilog with BIST : 整入BIST电路的top HDL design档案

  Synthesis Scripts : 组成相关scripts档案

  RTL BIST Verilog : BIST 电路verilog档案

  Fault Memory : 整入error bit之memory models

  Test Bench : 供BIST 电路仿真用之Testbench

  3. 功用描绘

  BRAINS有下列功用:

  n 支撑RTL和Gate-level格局

  n 透过BFL (Brains Feature List)设定BRAINS的功用

  n 主动进行内存判别

  n 主动发生Testbench

  n 主动嵌入 BIST到原规划

  n 主动追寻 Cock Source

  n 透过UDM (User Defined Memory) 档案支撑用户自行界说的内存

  4. 实作流程

  Brains实作援助Top-down Flow和Bottom-up Flow,以下针对Top-down Flow加以介绍。

  Brains BFL Flow – Top-down Flow

  本章节介绍怎么透过BFL档案,并调配Top-down 流程,来发生相对应之BIST电路。本章节提及之example case及相关文件,运用者若有需求,可与厚翼科技联络,进行讨取。

  4.1 解压缩 Example Case

  unix% tar xvfz multi_lab.tgz

  unix% cd multi_lab/top_down_lab

  4.2 树立 File-List 档案 (*.f file)

  完好的File-List 档案可让Brains 的履行愈加顺畅,完好的File-List 档案包括design verilog 档案所运用的memory model 档案,相关的standard cell 和macro档案如下:

  n Design.v (RTL or netlist)

  n Memory.v

  n Standard_cell.v (when your design is netlist)

  n Parameter, e.g. +define+、+incdir+PATH/DIR …

  图4-1为 run.f 档案之典范,用户可依照此格局来发生相对应的File-List 档案。

  图4-1. run.f 档案典范

  4.3 其它输入档案

  n 假如运用者有特别grouping需求,则可供给相关输入档案。如:*.def档案或*.meminfo 档案。*.def档案可让Brains根据实践memory model 摆放方位来做grouping。*.meminfo 档案则可让Brains根据运用者想要的grouping架构来履行。

  n Memory model library档案:此档案可让Brains根据其中所界说之power数值,来做为grouping的条件。

  4.4 Memory Model 查看功用 (Optional)

  Brains 可协助运用者辨认出design 中所包括的memory model。用户可运用memchecker 指令来查看所运用到的memory models。具体履行流程请参阅Brains quick start guide文件,附录A。

  假如design中有memory model无法主动被Brains辨认出来时,运用者可自行编写 UDM 档案,该档案用来描绘memory models 相关脚位及读写行为。具体界说请参阅brains_udm_ug.pdf文件。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/dianyuan/kaiguan/207435.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部