导言
LCD因具有作业电压低、功耗小、显现信息量大、寿命长、易集成、便利带着和电磁辐射污染小等长处，在显现技能中异军突起，被广泛使用于手机、PDA产品、手持式仪器仪表等便携式电子产品与设备中。
LCD驱动电路是液晶显现体系的重要组成部分，是一种计算机（或MCU）和液晶屏之间的接口电路，其首要功用是经过调制输出到液晶显现器材电极上的电位信号的相位、峰值、频率等参数来树立沟通驱动电场。因为LCD的标准相差较大，惯例的办法是针对每一种LCD开发专门的驱动电路，这样的规划浪费时间，而且复用性较差。为此，规划一种可用于大都小规划LCD驱动电路的IP核，经过复用该IP核来处理这个问题是十分必要的。现在，国际上只要I-Shou大学的Yu-Jung Huang等人规划了可驱动不同规划LCD的驱动电路IP核，经过在体系中植入嵌入式微处理器来完成这一功用。可是，这种嵌入式微处理器使体系更杂乱，而且本钱更高。本文规划的可驱动不同规划LCD的驱动电路IP核是选用FPGA来完成的，能有用战胜电路体系杂乱和高本钱这两个缺陷。
图1 IP核体系结构
图2 IP核级联摆放图
图3 行操控功用仿真成果
图4 列操控功用仿真成果
规划规范
为了满意当今大大都较小规划的LCD显现使用的实践需求，本文所规划的LCD驱动电路IP核芯片具有64个COM（行）和64个SEG（列）输出，有高速的8位并行MCU接口及串行接口，芯片内含有存储显现数据的RAM，并专门规划了10个操控端，能够便利灵敏地进行操控。它首要有以下几个首要功用：
1、为液晶显现屏供给扫描时序信号和显现信号数据；
2、支撑以总线方法直接与MCU相连；
3、可驱动不同规划的LCD（n×m），n能够接连取值（n=0~63），m只可取8的倍数（m=8k，k取自然数）；
4、支撑IP核之间的级联以驱动较大规划的LCD，最大别离支撑4个IP核行间级联和列间级联；
5、能够供给较宽的驱动输出电压规划以习惯不同的LCD器材；
6、供给画中画、分屏显现等功用。
IP核的规划
本文依照“自顶向下”的规划办法，首要对芯片进行层次化功用区分，一起参照已有的LCD驱动芯片的规划经历， 并结合“自底向上”的规划办法对部分模块进行规划， 最终依据体系规划结构对各模块进行和谐， 并进行芯片的全体功用验证， 然后达到了规划规范的要求。
体系结构
本文规划的IP核体系结构如图1所示。该IP核首要由下列几个模块组成：行扫描和列信号驱动模块、电平转换器、可预置数环形计数器、数据锁存模块、操控逻辑模块、显现数据RAM与地址译码模块、MCU接口模块。其间有的大模块还可细分为若干子模块。
各模块规划
MCU接口模块
MCU接口模块是IP核与外部操控器（MCU）通讯的接口，是数据传输的通道。MCU经过该接口对LCD驱动芯片写入指令、读出状况或显现数据。一起该接口也接受指令译码器的操控，然后使读写与内部操作相结合。该芯片由较为杂乱的内部组合逻辑和时序逻辑电路完成，能够兼容现在两种干流的MCU操控信号，支撑串/并行两种数据操作方法。
该模块内部除了包含现有常用LCD驱动电路的MCU接口模块中常用的几个子模块，如数据总线（8位）子模块、忙状况检测子模块、读写操控子模块、MCU开释子模块外，新参加了一个行级联和列级联操控子模块。数据总线首要用于内外部数据交换；忙状况检测子模块用于判别MCU状况，发生体系忙标志信号来和谐信号的读写操作和接纳内/外部复位信号；读写操控子模块用于发生正确的读写操控时序；MCU开释子模块的功用则为经过逻辑组合，在芯片履行“读-修正-写”进程时，开释MCU，以便MCU能够一起履行其它操作；而新参加的级联操控子模块的首要功用是完成IP核之间的行级联和列级联，最多可支撑16个IP级联（队伍各4级），CS0~CS1是行级联操控端，CS2~CS3是列级联操控端。举例阐明，假设有一种LCD（128×256），可用8个IP核来驱动，设置时别离令CS为0000、0001、0010、0011、0100、0101、0110、0111，就能够构成2×4的驱动IP核阵列，其摆放示意图如图2所示。
显现数据RAM与地址译码模块
该模块首要用于寄存即将显现的数据，在MCU接口和信号驱动电路之间起缓冲器的效果，以确保显现数据的安稳输出。
该模块包含存储显现数据的RAM阵列和地址译码器两个子模块。首要，由列地址电路供给列地址，经过列地址译码器选中一列8位的RAM存储单元，MCU经过接口对其进行读/写；然后，由行地址译码器对RAM以行为单位进行扫描，结合显现数据锁存电路能够完成整行数据的输出，经过电极驱动电路输出到液晶显现器以供显现。
数据锁存模块
该模块包含两个子模块：列数操控锁存子模块和驱动锁存子模块。列数操控锁存子模块由k个并联的8位数据锁存器构成，首要效果是锁存数据总线上的数据，在操控逻辑模块的操控信号和时钟信号效果下把从RAM上输出到8位数据总线上的显现数据信号别离锁存在相应的8位数据锁存器中，64位数据需求8次，每次8位输入。驱动锁存器子模块是一个由64个1位锁存器并联而成的64位驱动锁存器，它的效果是在操控逻辑模块的操控信号和时钟信号效果下把上面8个8位数据锁存器里传输来的m位数据一次悉数锁存起来，然后输入到后边的列信号电极驱动模块。
操控逻辑模块
该模块的首要效果是操控信号数据传输和挑选列信号线的数目。能够经过列数操控输入端M来操控列数操控锁存器子模块、驱动锁存器子模块和时钟发生器来完成适用于不同规划LCD的功用。依据需求，经过向列数操控输入端M输入不同的数值，来操控有多少位列数操控锁存器处于作业状况，其他的锁存器单元则置为闲暇态。在作业周期内把显现数据RAM中的数据经过8位数据总线锁存到对应的列数操控锁存器中，然后在一个时钟信号操控下一次锁存到驱动锁存器中，以作为电极驱动模块的输入信号。这样，IP核能够完成操控挑选驱动列数的功用。当M为“000”时，列数操控锁存器的低8位（第一个锁存器）作业，其它的全置闲，对应的列电极是SEG0~SEG7;当M为“001”时，列数操控锁存器的低16位（第一和第二个锁存器）作业，其它的全置闲，对应的列电极是SEG0~SEG15;顺次类推，直到列数操控锁存器64位寄存器悉数作业，对应的列电极是SEG0~SEG63.
电极驱动模块
该模块首要含有四个子模块：行扫描电极驱动子模块、列信号电极驱动子模块、电平转换器和可预置数环形计数器。
电平转换器的效果是依据实践使用的需求，经过外加的操控信号将逻辑信号的电压转换为实践的LCD驱动电压，并输出到驱动模块；行扫描电极驱动子模块的效果是给行电极供给必定周期的扫描信号脉冲；列信号电极驱动子模块的效果是把来自锁存器的数据施加到相应的列电极，与行电极的扫描信号来树立沟通驱动电场，然后驱动LCD器材的显现。可预置数环形计数器能够经过行数操控端N（S0~S5）来操控行扫描电极数，以习惯不同规划的LCD屏，依据实践的需求经过向行数操控端N输入不同的数值，来操控具体作业的行数，其它的电极悉数置闲。内行驱动时钟信号操控下，逐行扫描，循环往复，直到行数操控端N输入新的数值，再在新数目的行电极进行循环逐行扫描。例如，当外加信号N为“011011”时，扫描电极的数目为27，行扫描驱动子模块内行电极COM0~COM26上发生逐行扫描信号，其它行电极COM27~COM63悉数都置为低电平，循环往复，若施加了新的外加信号N为“100011”，扫描电极驱动子模块就内行电极COM0~COM34上发生循环的逐行扫描信号。
IP核体系完成
首要，依据上面临整个体系功用界说和区分及对各个模块的规划，对各功用模块别离用VHDL言语进行建模；其次，在Xilinx公司的FPGA器材上，用其EDA东西ISE进行仿真和归纳调试，并优化规划；然后，用VHDL界说顶层模块将各模块连接起来，并进行相应的体系调试和验证；最终，得到一个LCD的驱动电路，具有64个COM（行）和64个SEG（列） 输出，有高速的8位并行MCU接口及串行接口，芯片内含有存储显现数据的RAM，而且能够经过级联操控端CS来进行级联扩展以满意较大的LCD，经过列数操控端M和行数操控端N来习惯不同规划的LCD.
仿真和验证
本文使用Xilinx公司的仿真软件ISE作为仿真东西，分两步对所规划的IP核进行了验证。
首要，本文先对IP核的各个模块（包含内部的子模块）进行了开始的功用验证。然后，参照芯片的作业进程，对整个芯片进行了全体仿真。图3和图4是使用ISE对整个IP核的行和列操控功用进行仿真而得到的仿真成果。图中CLK和CLK1别离是MCU接口模块的数据传输操控时钟和行电极扫描脉冲；M和N别离为列电极与行电极数目挑选操控端； CS的低两位和高两位别离为行级联与列级联操控端。
图3和图4的仿真成果阐明：
1. 当RESET为高电平时，IP核处于初态或清零态；当WRITE为高电平时，IP核处于作业态，能够接纳显现数据。
2. 在时钟CLK的上升沿，MCU经过接口向IP核的RAM并行写入8位显现数据；在时钟CLK1的上升沿，行扫描驱动电极顺次输出扫描脉冲，列信号电极会把RAM里的数据从SEG上输出。
3. 行数操控端能够改动行扫描的电极数目。当行数挑选操控端N为“3E”时，在COM0~COM61输出扫描信号。如图3所示，在第1个行时钟信号时，电极COM61上输出扫描信号，内行驱动时钟操控下，逐行递减对行电极进行扫描；第7个行时钟信号时，N变为“22”，扫描信号变成内行电极COM33上输出，逐行递减对COM0~COM33进行逐行扫描。
4. 列数操控端能够改动列信号的电极数目。当列数挑选操控端M为“110”时，SEG电极为48位输出；当M为“010”时，SEG的输出变为16位；当M为“101”，SEG的输出变为40位；当M为“100”，SEG的输出变为32位。
本文对该IP核的列数操控、行数操控、核间级联等功用别离进行了功用验证，并都经过了验证。此处限于篇幅只介绍了列数与行数操控功用。
结语
本文评论了一种LCD显现驱动芯片IP核的规划，依据自顶向下的规划思维，将芯片进行了层次化功用区分，并对芯片的全体功用进行了验证。在芯片的功用验证中，本文选用了VHDL硬件描绘言语对电路的逻辑功用和时序联系进行了仿真验证。该LCD显现驱动器因为选用了参数化规划，具有很好的移植性，可便利地使用于便携式仪器及PDA等有关产品的各种不同规划的平板显现体系使用中。
