您的位置 首页 FPGA

根据FPGA的ISA总线/MMи总线接口转化规划

某型导弹测试设备控制总线为通用的ISA总线,而通信接口总线为非标准的MMи总线。在此以FPGA为核心设计了一种ISA总线/MMи总线转换电路,该电路可以完成2种制式的数据和控制指令转换。给出了转换电路

总线广泛运用于计算机、工业出产及各种测验设备。ISA总线为IBM公司推出的依据80286CPU的PC/AT微型计算机用扩展总线规范,MMи总线是俄罗斯国内自行规划的专用测验总线,首要用于程控单元模块与MMи总线之间数据及操控信息的交流。在某型导弹测验设备中,工控计算机选用了ISA总线,而俄制测验设备选用了MMи总线,2种总线数据形式和传输制式不同。本文以FPGA为中心,规划了ISA总线/MMи总线2种总线之间的数据和操控指令转化电路,实践运用证明了该电路的可靠性。

1 ISA总线和MMи总线简介

1.1 ISA总线

ISA(Industrial Standard Architecture)总线是IBM公司于1984年进一步扩大XT总线规范而构成的。ISA总线规范支撑24位的地址线、16位的数据线;支撑11级中止IRQ3~IRQ7,IRQ9~IRQ12,IRQ14~IRQ15;支撑7个DMA传输通道DRQ0~DRQ3,DRQ5~DRQ7;支撑主从操控、I/O等候和I/O校验等功用。为了与XT总线坚持向下兼容,ISA总线在信号功用的界说和物理接口上均作了特别的组织,即坚持原有的XT总线不变,从头添加一个36线的衔接插槽,分红C,D双面,扩大的功用规划在C,D双面的信号线上。其引脚界说如下:
(1)数据总线SD0~SD7。SD0~SD7为8位双向三态数据总线,在芯片和主接口间传输指令、数据和状况。SD7为最高位。

寄存器挑选引脚为SA4~SA9,SW DIP-6(板基址011001)和。这些引脚决议转化是否呼应I/O周期,当为逻辑低电平且SA4~SA9与6位拨动开关值彻底匹配时,内部发生一个片选信号,使转化呼应I/O周期。

(2)地址信号SA0~SA3。I/O读写操作时作为转化电路上FPGA芯片内的寄存器挑选信号。

(3)读写信号,。写操作中,转化在上升沿锁存数据。读操作中,当有用时,转化模块直接驱动8位数据线。

(4)中止信号INTR。中止状况寄存器某使能中止为真时,INTR有用。对INTR的有用声明没有最小脉宽要求。

(5)I/O通道预备好信号IO CHRDY。IOCHRDY变低,标明当时I/O周期需求被延伸。写周期中,当数据从ISA总线上被锁存时IO CHRDY变高。读周期中,数据有用时IO CHRDY变高。进行寄存器读写时IO CHRDY被拉低。IO CHRDY引脚用集电极开路逻辑门驱动,因而此信号会由一个内部上拉电阻上拉至逻辑高电平。

(6)复位信号RESET。RESET信号有用时,触发转化模块,使FPGA硬重肩。

1.2 MMи总线

MMи总线是俄罗斯国内自行规划的专用测验总线,首要用于程控单元模块与MMи总线之间数字及操控信息的交流,其根本技能功用如下:

(1)MMи总线选用异步、字节串行、位并行、双向信息传输方法。

(2)MMи总线选用负逻辑,模块服务恳求信号(зOм)和转化结束信号(KПp)在外。低电平电压为0~0.6 V,表明逻辑1(关于服务恳求信号зOМ和转化结束信号KПp,逻辑1的电平为2.4~4.5 V);高电平电压为2.4~4.5 V,表明逻辑0(关于服务恳求信号зOМ和转化结束信号KПp,逻辑0的电平为0~0.6 V)。

(3)总线上挂接的程控单元模块最多为16个(包括操控器)。

(4)MMи总线中最多包括92根信号线路。一个程控单元模块内所运用的线路最多不超越50根,最少不少于15根。每一个详细的程控单元模块所用的线路数量,可依据此模块的详细技能要求确认。

(5)程控单元模块与MMи操控器间总线电缆的最大长度不该超越1 m。

(6)总线内的信息传输最大速度由程控单元模块与MMи总线的信息处理才能决议,最大不超越100 Kb/s。

(7)总线操控器与程控单元模块间的衔接方法有2种:链型衔接及星型衔接。链型衔接总线上的一切设备,包括操控器,都是并行衔接的;其间的信号能够单向或双向传输;星型衔接总线将MMи操控器与单个程控单元模块一对一地衔接到一同,其间的信号单向传输。

(8)MMи总线线路可分以下6类:

数据线:“1 pиM,….8 pиM”线路(数据总线);第1电平地址线——“Aдp.эм”线路(程控模块单元地址);第2电平地址线——“A0…A15”线路(信息寄存器地址);同步线——“ΓT”(预备好),“Пpиeм”(接纳),“Bыд”(发送),“Kнп”(传输结束)线路;操控线——“иAэм”(初始化),“эaпycK эм”(触发),“ПOзм”(串行问询),“KOм.1……KOм.16”(操控指令)线路;中止线——“зOм”(恳求服务),“Kпp”(转化结束)线路。

程控单元模块从MMи操控器接纳的一切指令都是寻址指令。在中止线内,模块服务恳求信号“зOм”具有高优先级,转化结束信号“Kпp”具有低优先级。

2 硬件规划

2.1 作业原理

如图1所示,转化电路由FPGA芯片EPF10K30-RI208-4、FPGA配备器材EPC2LI20、接纳缓冲电路、地址比较电路和总线接纳电路组成。作业原理如下:当转化电路作业时,首要依据FPGA配备器材内的文件对FPGA芯片进行主动配备,当ISA总线相应地址位与6位拨动开关值匹配时(拨动开关为预设待转数据模块地址),选中需求转化数据的地址,然后由ISA数据总线发送数据或指令,FPGA芯片中的译码电路结合地址总线信号和操控总线信号将操控数据转为MMи总线对后级程控模块的操控指令,对后级模块完结操控。

当传递某MMи程控模块的数据时,首要将MMи程控模块初始化,然后由ISA总线发送“模块选址”数据,写入FPGA中地址寄存器后,经译码发生选址信号,并由触发器坚持。选址后,ISA总线发送“初始化”指令,写入指令寄存器后,经译码发生初始化信号。当监测到“预备好”信号时,阐明初始化成功,发送“铲除模块选址”信号。

MMи程控模块接纳信息时,在被寻址且宣布预备好信号后,ISA总线即将写入程控模块的数据先写入FPGA中的数据输出寄存器中,然后发送到MMи数据总线上,宣布“Пpиeм”接纳信号,程控模块依据此信号将数据写入相应信息寄存器。信息接纳结束后,撤销“Пpиeм”接纳信号,撤销MMи数据总线上数据。程控模块预备接纳新的信息字节,并发生预备好的信号。
程控模块发送信息时,在被寻址且宣布预备好信号后,由ISA总线操控沿“A0~A2”线路指定接纳信息寄存器地址,并宣布“Bыд.”发送信号,程控模块依据此信号从发送信息寄存器沿MMи数据总线宣布信息字节,所宣布的信息字节被读取到FPGA中的数据输入寄存器后由ISA总线操控读出。

2.2 FPGA配备器材电路

FPGA配备器材电路如图2所示,EPC2LI20为配备芯片,作业电压5 V或3.3 V,支撑在体系编程(ISP)和菊花链配备,可重复编程;EPF10K 30R1208-4为Altera公司出产FPGA芯片,作业电压为5 V,包括逻辑单元1 728个,存储位数12 288位;JP为经过QuartusⅡ软件对配备芯片进行程序烧写接口。

该配备电路选用PS配备方法,首要经过QuartusⅡ软件将FPGA的逻辑程序写入配备芯片EPC2LI20,该芯片数据具有掉电维护功用。上电后,配备芯片和FPGA一同复位,然后FPGA向配备芯片发送程序下载恳求,配备芯片将存储的逻辑程序写入FPGA,对FPGA进行配备.配备完结后,FPGA内部的寄存器和I/O管脚均被初始化。完结初始化程序后,FPGA依照规划的逻辑功用正常作业,即按要求完结两种总线之间的数据转化。

2.3 地址比较电路

地址比较电路如图3所示。74SL14为带滞环比较的反向缓冲器,74SL85为4位数字比较器,6位的拨码开关为预存待转数据程控模块地址,74SL00为反向缓冲器。拨码开关共有6位,每1位都能够是逻辑高电平“1”或是逻辑低电平“0”,故该拨码开关共有26个组合,能够代表26个程控模块的地址。如图3所示,拨码开关为011001,代表即将进行转化的数据来自地址为011001的程控模块,当操控信号给定的地址A27~A22与011001相符时,74SL00输出低电平,该低电平与ISA总线的读操控信号IOR和写操控信号IOW#一同构成FPGA从ISA总线读数据或向ISA总线写数据操控信号。

3 程序规划

完结ISA总线/MMи总线之间的数据转化流程图如图4所示。程序开端后,首要与拨码开关比较得到待转化数据程控模块的地址,然后FPGA经过配备芯片进行初始化,初始化完结后,待转数据程控模块的地址写入FPGA,FPGA主动分配传输数据的通道;然后,由ISA总线(MMи总线)宣布数据传输恳求信号,当MMи总线(ISA总线)预备好接纳数据后,发一个应对信号给ISA总线(MMи总线),表明数据传输预备好,然后进行数据传输,一直到数据传输结束;发送的数据写入接纳端的数据缓冲器,MMи总线(ISA总线)从数据缓冲器读出输出的数据发送到相应的程控模块,然后完结从ISA总线(MMи总线)到MMи总线(ISA总线)的数据转化。

4 试验成果

运用规划的ISA总线/MMи总线转化电路以串行方法对一组数据进行转化。ISA总线向MMи总线传输数据的试验成果如图5(a)所示,当ISA操控信号宣布问询脉冲(第2个波形第1个脉冲)时,MMи总线给出应对信号(第4个波形第1个脉冲);收到MMи总线给出的应对(同步)信号后,ISA总线将数据信号11010101发送(第3个波形);因为MMи总线数据信号选用的是负逻辑,因而,MMи总线上收到了发送的信号00101010(第5个波形)。试验成果证明,规划的电路能够完结ISA总线到MMи总线的数据转化。由MMи总线向ISA总线传输数据的试验成果如图5(b)所示,当MMи总线发送的数据为00110011时,ISA总线接纳的数据为11001100。
用规划的电路插板替换导弹测验设备上的俄制电路插板,并用测验设备对某型导弹进行惯例测验,测验成果契合测验要求。实践运用证明,规划的电路到达规划意图,能够可靠地完结ISA总线/MMи总线之间的数据转化。

5 结语

ISA总线和MMи总线是2种彻底不同的总线,ISA总线选用美制规范,而MMи总线选用俄制规范,因而在俄制测验设备中,ISA总线/MMи总线的转化电路板是必备的。本文规划的电路彻底能替代俄制电路板完结数据转化功用,极大提高了部队配备的保证力;一同,因为俄制电路板价格较贵,因而选用国产器材完结的该转化电路也具有较高的经济价值。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/fangan/fpga/194896.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部