CMOS晶体管的栅极 （CMOS运算放大器的输入端）有极低的输入电流。有必要规划附加的电路来对软弱的栅极进行ESD和EOS维护。这些附加的电路是输入偏置电流的首要来历。这些维护电路一般都经过在电源轨之间接入钳位二极管来完成。图1a中的OPA320 便是一个比如。这些二极管会存在大约几皮安的漏电流。当输入电压大约到达电源轨中心值的时分，漏电流匹配的相当好，只是会存在小于1皮安的剩余差错电流而成为放大器输入偏置电流。
当输入电压挨近电源电压时，两个二极管走漏电流间的联系会产生改变。输入电压挨近轨底的时分，举例来讲，当D2的反相电压挨近零时，其走漏电流值会减小。D1的走漏会使得输入终端输出更高的偏置电流。清楚明了，当输入电压为正电源轨的时分，相反的状况会产生。输入偏置电流值指的是在走漏近乎匹配而且走漏值极低的轨中心点测验所得到的值。
输入电流和输入电压间的改变曲线如图1b所示。关于任何给定的单元，都存在一个使输入电流为零的输入电压（假定没有明显的封装或许电路地图的走漏）。事实上，运用轨到轨运算放大器时，一般能够在输入端运用自偏置（图2），一起输出将漂移到对应零输入偏置电流点的电压。这是一个风趣的试验，但是却不是很有用。
JFET输入的放大器有所不同，比如说OPA140 。对OPA140 来讲，输入晶体管的栅极是一个二极管结，一起二极管结的走漏电流常常是输入偏置电流的首要来历。输入二极管结一般会更大，因而会比维护二极管更简单走漏。因而输入偏置电流往往是不定向的。它会跟从放大器改变。
由此能够得出结论。必定留意，假如极低偏置电流对电路非常重要，细心检查功能图表来搜集一切能够得到的信息。假如在挨近正电源轨或许负电源轨的状况下操作，你将会得到较高的输入偏置电流。这将会引出别的一个重要的点-输入偏置电流会跟着温度的添加而明显添加。在后边的博客中会给出更多关于温度效应的评论。
本文适用于大多数通用的CMOS和JFET的放大器，但是还存在一些为极低输入偏置电流而规划的专用放大器。他们运用立异的维护电路共同的插脚引线来使IB在3fA的规模之内，比通用放大器低三个数量级。比如说：
LMP7721-3fA输入偏置电流的CMOS运算放大器
INA116-极低输入电流的外表放大器
责任编辑：gt
