作者/ 于克泳1 叶健2 1.亚德诺半导体技能(上海)有限公司(南京 210014)2.亚德诺半导体技能(上海)有限公司(上海 201210)
摘要：AD7616是ADI公司推出的一款16位数据收集体系(DAS)。关于多通道非同步采样型ADC，本文选用“V型采样+数据均匀”的形式在AD7616的使用中完结了准同步采样，一起根据AD7616的试验成果也验证了理论上的差错剖析。
1 AD7616简介
AD7616是ADI公司推出的一款16位16通道数据收集体系(DAS) ，同一封装内集成了两个16位逐次迫临寄存器型(SAR)模数转化器(ADC)，支撑对16个通道进行双路同步采样。AD7616的模仿输入端为真双极性输入，每个通道的量程可独立设置，有±10 V、±5 V或±2.5 V供挑选，一起输入端具有±20V的箝位(CLAMP)维护，而且片内集成有抗混叠模仿滤波器。AD7616选用+5 V单电源供电，具有1Msps的采样速率并到达90dB的信噪比(SNR)，输入阻抗与采样速率无关，恒定为1MΩ，因而无需外部的驱动电路及双极性电源。
AD7616经过HW_RNGSEL[1:0]管脚进行挑选，作业在硬件形式或软件形式。硬件形式下，AD7616由引脚进行装备。软件形式下，AD7616支撑并口或串口对内部的寄存器及灵敏的序列器(Flexible Sequencer)进行装备，以取得更多的功用。AD7616的内部框图如图1所示。
2 多通道准同步采样
电力体系维护与测控的使用中，需求实时监测电网中多相的电压和电流信号。为了满意各种规范的精度要求，传统的规划中一般都是对多路信号进行同步采样，因而一般选用多通道同步采样型的ADC，例如AD7865，AD7656-1，AD7606等都是典型的使用挑选。
在某些需求低成本但精度要求不高的使用中，工程师测验选用一种“MUX模仿开关+单通道ADC”的规划方案，如图2所示，使用模仿开关切换输入通道，用单通道ADC循环对输入信号进行采样。因为多通道信号的非同步采样，采样点的距离时间会导致通道间采样的推迟，并由此带来必定的相位差错或相位失配，差错的巨细与多个要素相关，取决于输入信号的频率、幅值、采样时间信号的相位等。
为了削减非同步采样所带来的通道间相位差错，规划一种采样序列，通道次序为“VIN0→VIN1→ VIN2→…→VIN6→VIN7→VIN6→… →VIN2→VIN1 →VIN0”，如图3所示。因为采样序列像一个大写的字母“V”，咱们无妨称之为“V型采样”形式。
在图3“V型采样”装备下，VIN0 ~ VIN6的每个通道前后采样两次，而且采样时间在VIN7采样时间的两边呈对称散布。假如ADC的采样距离操控为等距离，当输入信号为线性信号时，VIN0 ~ VIN6通道前后两次采样数据的均匀值与在VIN7采样时间的成果是相同的，这就经过“V型采样+数据均匀”的办法完结了多通道间的准同步采样，因而把VIN7的采样时间点称之为“准同步采样时间”，如图4所示。
假如输入信号为正弦波，选用“V型采样+数据均匀”的形式会带来必定的差错，但比较传统的“MUX模仿开关+单通道ADC”非同步采样形式而言，依然能够大幅削减因为非同步采样而带来的通道间差错。
3 “V型采样+数据均匀”的差错剖析
以正弦波为例，剖析“V型采样+数据均匀”形式得到的均匀值与准同步采样时间的采样值之间差错的巨细。为了简化剖析，将输入正弦波信号的幅值归一化为1.0，并假定第一个采样点时间对应正弦波的相位为α，第二个采样点时间对应正弦波的相位为α+2β，参阅图 5所示。
1)前后两个采样点的数据均匀值为：[sin(α) + sin(α+2β)] / 2 ;
2)准同步采样时间的正弦波实践值为：sin(α+β) ;
3)“V型采样+数据均匀”所带来的差错Δ为：
Δ = | [sin(α) + sin(α+2β)] / 2 – sin(α+β) | = | [1 – cos(β)] * sin(α+β) | ;
假定正弦波信号的频率为Fsig，前后两个采样点之间的距离为Tspan，前后两个采样点的相位差：2β = 2π * Fsig * Tspan ，带入差错Δ的公式：Δ = | [1 – cos(β)] * sin(α+β) | = | [1 – cos(π * Fsig * Tspan)] * sin(α+π * Fsig * Tspan) |。
由差错Δ的表达式能够看出，一旦输入正弦波信号的频率Fsig及前后采样点的时距离离Tspan确认后，“V型采样+数据均匀”带来的差错仅与采样点时间所对应的正弦波相位α相关，而且差错的最大值为 [1 – cos(π * Fsig * Tspan)]。
Tspan与ADC的采样率Fsample及前后采样点间的采样次数N相关，即Tspan= N * (1 / Fsample) 。依照图4的装备时，VIN0到VIN6每个通道的Tspan各不相同，其间VIN0通道的Tspan最大，差错也将会最大。假定ADC的采样率为1Msps且接连等距离采样，则相邻两次采样的距离为1μs，此刻VIN0通道的Tspan = 14μs。以50Hz的电力体系使用为例，用Tspan = 14μs来核算“V型采样+数据均匀”所带来差错的最大值：
关于50Hz (基波)，差错最大值为：1 – cos(π * 50Hz * 14μs) < 0.01‰;
关于250Hz (5次谐波)，差错最大值为：1 – cos(π * 250Hz * 14μs) < 0.1‰;
关于2550 kHz (51次谐波)，差错最大值为：1 – cos(π * 2550Hz * 14μs) < 6.3‰;
从以上的核算成果来看，“V型采样+数据均匀”的形式完全能够满意电力体系中维护和测控的精度要求。下一步将会用试验的办法进行验证。
4 AD7616准同步采样的完结
在传统的“MUX模仿开关+单通道ADC”形式中，ADC每收到一个CONVST发动转化操控信号后，仅完结一个通道的转化。这就意味着，要经过“V型采样+数据均匀”的办法来完结“准同步采样”，需求处理器 (Processor) 宣布一系列的CONVST发动转化操控信号来完结多个通道的采样序列，还要求处理器在每次发动转化之前读出ADC的转化数据，这既增加了处理器的担负，又降低了体系的可靠性。
AD7616内部集成了MUX模仿开关和SAR型ADC，特别之处在于还集成有突发形式 (Burst Mode) 和灵敏的通道序列器 (Flexible Sequencer) 。当AD7616作业在软件形式 (Software Mode) 下，经过设置序列栈寄存器 (Sequencer stack registers) ，处理器只需求宣布一个CONVST发动转化操控信号，AD7616将会自行完结一切设置通道的转化，并把每一次的转化成果放在数据缓存区中，待悉数通道转化完结后，AD7616将BUSY繁忙指示信号置低，等候处理器读取一切通道的转化成果。AD7616与处理器的衔接及内部通道序列器的示意图如图6所示。
AD7616内部有两个高速ADC核，称为A核和B核。通道的序列栈寄存器地址为0x20到0x3F，一共包括32个寄存器，由用户编程来完结1到32个预订的采样序列。每个寄存器的宽度为16bit，其间 [7:4] bit界说为BSEL，用来设定B核的转化通道， [3:0] bit界说为ASEL，用来设定A核的转化通道。寄存器中的 [8] bit界说为SSREN，是通道转化序列的完毕操控位，假如设定为0，AD7616将调入下一个序列寄存器的设置进行转化，假如设定为1，通道转化序列在完结本次转化后完毕。转化通道的挑选，除了模仿输入通道VIN0 ~ VIN7，还能够挑选内部Vcc，内部LDO，或许固定输出一个标志字0x5555或0xAAAA。AD7616序列栈寄存器的描绘如图7所示。
