介绍了选用一种自主研制多功用IP核完成总线全地址呼应的规划方案,其可在FPGA中灵敏装备,装备外围电路后能够便利完成各种功用.规划选用VHDL硬件描绘言语进行编程,选用归纳东西ISE Foundation对规划进行归纳、优化,在ModelSim – SE 6.1g中进行时序仿真,而且最终在FPGA上完成.
1553B多功用RTIP核的规划与完成.pdf
1553B多功能RT IP核的规划与完成
介绍了采用一种自主研发多功能IP核实现总线全地址响应的设计方案,其可在FPGA中灵活配置,配备外围电路后可以方便实现各种功能.设计采用VHDL硬件描述语言进行编程,采用综合工具ISE Foundati
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/qianrushi/ruanjian/194521.html
