接上篇
2.2 核算过错方位多项式[4]
在上一步的随同式的核算中，若 Si 的值不全为0，则 表明信息在传输进程中产生了过错，需求求出过错方位多项
式，有关要害方程[4-5]这儿不再赘述，设方位多项式为：
则回到进程2。
2.3 求解过错方位（并行钱氏查找）
在 [ 5 ] 中 所 涉 及 到 的 是 钱 氏 搜 索 的 基 本 算 法 ， 最 大 的 缺 陷 就 是 一 次 只 能 寻 找 一 个 位 置 ， 本 文 使 用 的 码 字 是
（4304,4096,16），码长为4304，完结一次钱氏查找需求消 耗4096个时钟周期，是难以容忍的，所以本文在本来的算 法进步行了改善，在相同的时刻内可以完结对8个方位的搜 索，完结一次钱氏查找的时刻下降为本来的八分之一，即538个周期。
由编解码理论知
本文中的BCH（4304,4096,16）是一个缩短码，原码是（8191,7983,16）。所以在使用钱氏查找寻觅过错方位的时分，并不需求把悉数的元素都查找一遍，本文所用的码字相 关于原码缩短了3387位，只需求从第3387位开端查找即可， 从而在很大程度上提高了钱氏查找的功率。
本文规划的并行钱氏查找电路结构如图6所示。
对图6的描绘如下： 第一个时钟周期， 二路挑选器把 最左面有限域乘法器得出的成果存入寄存器中，之后每一 个周期，二路挑选器挑选后边反应过来的数据。现在只看 第一排，有8个有限域乘法器，且每一个乘法器核算出来之 后都会送到下面的加法器中进行运算，所以完结了8位并行 核算的功用。一共有15排这样的有限域乘法器，核算进程 跟第一排彻底类似。加法器得出的成果用 表明，假设输出 成果为0表明对应的位没有犯错，假设为1证明对应的位是 过错的，也就找到了过错的方位。假设查找到8位都没有出 错，那么输出成果为00000000，假设悉数犯错，输出成果为11111111。
3 BCH编译码器的仿真与剖析
数学软件Matlab嵌有BCH编译码函数，可以完结核算 BCH码的生成多项式、对数据进行编码译码等功用。ISE中 的仿真成果出来后，与matlab中生成的数据进行比照，可以 验证仿真成果的正确与否。
3.1 BCH编码器测验成果与剖析
首要向matlab程序输入4096Byte的数据，对这4096Byte 的数据进行编码，将编码后的校验位与经过所规划的BCH 编码器编码后产生的校验位进行比照，以此验证编码器的功 能。若两者生成的校验位相同，则以为所规划的BCH编码器 可以正确完结其功用。假 设 输 入 的 4 0 9 6 By t e 的 数 据 全 部 为 8' b11111111 ， 由mat l ab 程序核算得到的校验位如下： 0 1 1 0 0 1 0 1 0 0 1 0 1 0 0 0
00010000 01101110 01110111 01111111 00000100 00001000
11111001 11000101 10100011 01100000 10110110 11011011
00101111 10001010 11111101 00011100 10100110 00011111
00011011 01000011 11100001 11011111 10001111 11010001
利 用 I S E 对 B C H 编 码 器 进 行 仿 真 ， 得 到 的 结 果 如 图 7（177页）所示。
比照公式4中得到的成果和matlab程序得到的成果，发现两者成果相同，因而，可以证明所规划的BCH编码器是正确的。
3.2 BCH译码器的测验成果与剖析
当咱们把信息位和校验位放在一块进行译码的时分，得到的成果如图所示，过错方位值的八位数据悉数为0,如图8（177页）所示。
这 时 我 们 故 意 把 校 验 位 的 最 后 8 位 1 1 0 1 0 0 0 1 改 为11011110，然后进行与上面相同的操作，得到的成果如图9
所示。如图9（177页）所示产生过错的8位对应的过错方位的 数据位为00001111，其他过错方位的数据位均为00000000， 由此证明过错方位现已找到，只要把产生过错的数据位与错 误方位的数据位进行异或就能得到正确的数据。以 上 测 试 可 以 得 出 ， 我 们 设 计 的 B C H 译 码 器 是 正 确 的，可以找到过错的方位并进行批改。
4 结束语
本文首要测验了并行编码，将得出的数据与matlab中产 生的编码数据进行比照，发现两者的成果彻底一致，然后对 解码进行相同的进程，发现所测验的数据也是正确的。但有 一个问题没有处理，那就是测验的数据量比较小，并不可以 彻底确保所写的程序是正确的，并且当过错的个数超出纠错 才能的时分，可以发现过错，可是无法纠正过来。
参考文献:
[1]王新梅，肖国镇，纠错码—原理与办法[M]. 西安：西安电子科技大学 出版社，2001.
[2]王杰．NAND Flash主控中BCH编译码器的研讨和AS%&&&&&%完结［D］
．浙江：浙江大学电气学院，2010．
[3]胡珊珊. B-T2体系中BCH译码器的规划与完结[D]. 武汉：武汉理工大 学信息工程学院，
2012. [4]唐建军，纪越峰，超高速BCH码解码改善算法研讨[J].北京邮电大学 学报，2004,25
(9):21-27.
[ 5 ] Y n n i C h e n , K e s h a b k . P a r h i . A r e a E f f i c i e n t P a r a l l e l D e c o d e r A r c h i t e c t u r e f o r L o n g B C H C o d e
s [ J ] . I E E E International Conference on Acoustics,Speech,and Signal
Processing,2004,5(4):481-483.
[6]殷民. 闪存操控器中过失操控编码研讨[D]. 合肥：中国科学技术大学 信息科学技术学院，
2012.
[7] Yin, Min;Xie, Menwang;Yi,Bo. Optimized algorithms for binary BCH codes
[C].Beijing: Circuits and Systems (ISCAS), 2013 IEEE International Symposium on
,2013.
[8]Wu,Tao, Efficient Recording of Parallel Chien Search Results of BCH Code by
Three-Staged and Group-Sorted Circuit[C]. chengdu:Computational Science and Engineering(CSE),2014. [9]Zhu,Yuelin,An Intellectual Biography[D].Boston:Harvard
University,2002.
