在您尽力想要安稳板上的各种信号时，信号完好性问题会带来一些费事。IBIS 模型是处理这些问题的一种简略办法。您能够运用 IBIS 模型提取出一些重要的变量，用于进行信号完好性核算和寻觅 PCB 规划的处理方案。您从 IBIS 模型提取的各种值是信号完好性规划核算不可或缺的组成部分。
当您在您的体系中处理传输线路匹配问题时，您需求了解集成电路和PCB线路的电阻抗和特性。图 1 显现了一条单端传输线路的结构图。
图 1 衔接发射器、传输线路和接收器组件的单端传输线路
就传输线路而言，咱们能够从 IC IBIS 模型提取IC的发射器输出阻抗 (ZT, Ω)和接收器输入阻抗（ZR, Ω）。许多时分，IC 厂商产品阐明书中并没有阐明这些%&&&&&% (%&&&&&%) 标准，可是您能够经过IBIS模型取得一切这些值。
您能够用下面四个参数界说传输线路：特性阻抗（Z0, Ω）、板传达推迟（D, ps/in）、线路传达推迟（tD，秒）和线迹长度（LENGTH，英寸）。一般来说，FR-4 电路板的 Z0 规模为 50Ω到75Ω，而 D 的规模为 140 ps/in 到 180 ps/in。Z0 和D 的实践值取决于实践传输线路的资料和物理尺度（《参考文献 1》）。特定电路板上的线路推迟（tD）等于传达推迟（D）乘以您所运用线迹的长度（LENGTH）。一切板的核算办法均为：
D = 1012 (CTR * LTR) or
D = 85 ps/in * (er)
Z0 = (LTR/CTR)
tD = D * LENGTH
运用 FR-4 板时，合理的带状线传达推迟为 178 ps/ 英寸，特性阻抗为 50Ω。
用于信号完好性评价的发射器标准为输出阻抗 (ZT)。确认输出阻抗时，IBIS 模型中的 [Pin] 区供给每个引脚的电阻、电感和电容寄生值。之后，您能够将封装电容与各个缓冲器的电容值（C_comp）放在一同，以便于更清楚地了解。
正如 [Pin] 要害字上面的 [Component]、[Manufacturer] 和 [Package] 描绘的那样，[Pin] 要害字与详细的封装有关。您会在[Pin]要害字表中找到封装电容和电感，由于它与引脚有关。例如，在ads129x.ibs模型中（《参考文献 2》），图 2 表明晰在哪里能够找到引脚 5E（PBGA，64 引脚封装）信号 GPIO4 的 L_pin 值和 C_pin 值。
图 2 包含 C_pin 值在内的 ads1296zxg 封装的封装列表
该信号和封装的 L_pin（引脚电感）和 C_pin（引脚电容）分别为 1.489 Nh 和 0.28001 pF。
第二个重要的电容值是 [Model] 要害字下面的 C_comp 值。正如您在 IBIS 模型中找到正确的模型相同，您也会找到一份 C_comp 值的列表。图 3 显现了 DIO_33模型中 C_comp 的一个比如（《参考文献 2》）。
图 3 ads129x.ibs 中，其为 Model DIO_33 及其相关 C_comp 值的列表。
在图 3 的声明中，“|”符号表明一段注释。该声明中的有用 C_comp（《参考文献 3》）列表为：
| typ min max
| (nom PVT) (Fast PVT) (slow PVT)
C_comp 3.0727220e-12 2.3187130e-12 3.8529520e-12
经过该列表，PCB 规划人员能够在三个值之中做出挑选。在 PCB 传输线路规划阶段，3.072722 Pf 的典型值是正确的挑选。
IBIS 模型为 PCB 规划人员供给了一些头绪，让他们能够在转到样机规划曾经进行板模仿。如果您知道了查找的办法，IBIS 模型就能够为您供给一切引脚的特性阻抗和%&&&&&%。评价作业的下一步是确认每个缓冲器的输入/输出电阻，咱们将在下次为您介绍。
