在布匹的生产过程中，像布匹质量检测这种有高度重复性和智能性的工作只能靠人工检测来完成，在现代化流水线后面常常可看到很多的检测工人来执行这道工序，给企业增加巨大的人工成本和管理成本的同时，却仍然不能保证
设计了一种基于FPGA平台的并行处理流水线结构，配合高速查表，可支持10Gbps接口的报文转发。该设计已应用在国家863计划重大课题“可扩展到T比特的高性能IPv4/v6路由器基础平台及实验系统”中,
一种基于FPGA的数据加密标准算法的实现。就资源优先和性能优先分别使用循环法和流水线法对DES加密算法进行了设计，并对其进行了比较。通过采用子密钥简单产生和ROM优化S盒的方法，对流水线法进行改进，达
首先介绍了3-DES算法的加密/解密原理，在此基础上，采用流水线技术，设计了一种高速的3-DES加/解密IP核，并用VerilogHDL语言描述其中的各个模块。
提出了一种基于嵌入式系统的高速、可配置RSA密码协处理器的ASIC设计方案，可实现256 bit到2 048 bit的RSA加密运算。为了提高运算速度，采用改进的高基模乘算法和流水线结构；为了消除协处
提出了在FPGA上实现H.264中整数变换量化的方法，设计了基于动态数据宽度和流水线技术的软核(IP)，在处理速度和硬件资源方面分别进行优化。此软核作为PowerPC的一个硬件加速模块在Xilinx
基于交流相位跟踪零差补偿技术，采用CORDIC算法检测光相位变化，并在FPGA中设计了CORDIC算法实现的流水线结构，实现了对光相位变化的实时检测。同时，通过查找表和抛物线插值校正算法解决了CORD
着重讨论基于FPGA的64点高速FFT算法的实现方法。采用高基数结构和流水线结构，大大提高了FFT处理器的运行速度。同时块浮点结构的引入，也大幅减少了浮点操作占用FPGA器件的资源数目，兼顾了FPGA
在应用FPGA进行DDS系统设计过程中，选择芯片的运行速度优化和资源利用优化常常是相互矛盾的，从发展趋势和运算要求看，系统速度指标的意义比面积指标更趋重要。基于此，介绍了一种流水线结构来优化传统的相位
介绍了基于Nios II 的多功能数码相框的实现。系统基于Nios II处理器，设计用户自定义模块，构建了灵活性高、可重配置的SoPC系统。设计自定义模块控制LCM显示；采用流水线方式设计JPEG解码
