电源完整性和信号完整性，在电路板规划中的重要程度显而易见，本文简略介绍了电源完整性的仿真，在得到电源的阻抗曲线后，怎么设置去耦电容，下降其在整个作业频段中的阻抗，然后抵达下降EMI的意图。
首要，咱们挑选一块电路板。地图是公司的，所以这儿涂黑了，大约知道是块板子就行了。
咱们挑选一条5V的USB的走线，电源由右上角馈入，在左下角经过了4颗电容后抵达USB接口。
依照USB的标准，现在USB3.0的传输速度受硬盘影响，最高不超越1Gbps，因而咱们重视的频率在100kHz—2GHz，这儿将其设置为仿真频段，因为这根Net走线并不长，也没有蛇形的曲折部分，所以猜测其阻抗改变不是很大，为了给老板省本钱，这儿直选了3颗电容。首要得到仿真方针的 spice模型。
D9_1和JUSB1_1分别为馈入和馈出，相应的D9_4和JUSB1_5为GND管脚。设置电源内阻为0.1Ω，接下来进行电路衔接，3颗电容的方位先空着，检查这条Net的电源阻抗特性。
待仿真完毕后，得到这段电源走线的阻抗参数图，如下：
能够看到，因为这根USB走线相对较短，且布线相对比较标准，其阻抗在2GHz范围内改变并不是很大，最大391Ω。电源信号在该频段内存在几处显着的谐振，为了下降EMI，需求加加去耦电容。方针期望其在整个频段的阻抗下降到10Ω以下 。
接下来，将3颗电容衔接起来，分别为C1、C2、C3，初始容值均设置为1000pf，并串联3颗电阻，分别为R1、R2、R3。优化方针：100kHz—2GHz阻抗小于10Ω。
优化后得到的成果：
C1 = 3111.65
C2 = 3122.21
C3 = 3111.49
R1 = 7.14841
R2 = 16.6401
R3 = 40.4783
上图为1号端口的Z1_1曲线，绿色曲线为优化后的成果，赤色为初始成果。用了3颗%&&&&&%感觉还没抵达预订方针，可是从波形的平整度来看，的确要比开端好许多。
上图为2号端口的Z2_2曲线，绿色为优化后的成果，基本上满足要求了，而且波形的平整度很不错。
总结，layout板图在初始的规划进程就应该将电源完整性、信号完整性以及EMC问题考虑进去，这样会省去后续的很多的测验、整改及修正板图和工艺的时刻及本钱。
本文转载于电磁兼容（EMC）大众号，作者：小汤；转载需注明作者和出处，谢谢。
