0 导言
相关于模仿滤波器，数字滤波器具有高精度、高可靠性、可编程改动滤波特性、便于集成等一系列长处，而且理论上可完结近似抱负频率特性的滤波功能。经典的数字滤波器首要包含有限脉冲呼应（Finite Impulse Response，FIR）滤波器和无限脉冲呼应（Infinite Impulse Response，IIR）滤波器。相关于IIR滤波器来说，当FIR滤波器系数坚持线性对称结构时，能够在满意幅频呼应要求的一起取得严厉的线性相位特性。在数据通信、语音信号处理、雷达信号处理等范畴一般要求信号在传输进程中不能有显着的相位失真，因而FIR滤波器取得了更广泛的使用［1］。
FPGA因其共同的可编程结构及强壮的并行运算才干，很适合于完结FIR滤波器规划。依据FPGA的FIR滤波器规划近年来一直是学者们研讨的热门，首要会集在最优滤波器规划办法、进步滤波器运转速度、滤波器系数量化办法等方面［2-7］。惯例的系数量化办法仅重视对滤波器自身幅频特性的影响［8］，较少考虑在滤波器输出位宽确认的情况下，怎么进步输出起伏，从而最大化输出信噪比的问题。在研讨剖析传统滤波器系数量化办法的基础上，提出了依据滤波器增益的系数量化办法，给出了MATLAB及FPGA完结后的ModelSim仿真测验数据，成果标明这种办法最多可将滤波输出起伏进步近一倍，信噪比进步近6 dB。
1 FIR滤波器原理及结构
FIR滤波器，是指单位脉冲呼应长度有限的滤波器。FIR滤波器的杰出特点是其单位取样呼应h（n）是一个N点长的有限长序列，0≤n≤N-1。滤波器的输出y（n）可标明为输入序列x（n）与单位取样呼应h（n）的线性卷积。
从体系函数很简单看出，FIR滤波器只在原点上存在极点，这使得FIR滤波器具有大局稳定性。FIR滤波器是由一个抽头延迟线加法器和乘法器的调集构成的，每一个乘法器的操作系数便是一个FIR系数。因而，FIR的这种结构也被人们称为抽头延迟线结构。图1是FIR滤波器FPGA完结的典型结构图。
2 系数量化对FIR滤波器功能的影响
2.1 FIR滤波器的MATLAB规划办法
在选用FPGA编程完结FIR滤波器之前，一般选用MATLAB软件规划滤波器系数。MATLAB供给了丰厚的FIR滤波器函数，别离对应不同的规划办法，如窗函数法、频率取样法、依据“最大差错最小”的最优规划法等。为便于比照，选用最优规划办法规划FIR低通滤波器（MATLAB规划函数为firpm），其参数为：采样频率32 MHz，过渡带0.5 MHz~1.5 MHz。图2为MATLAB规划出的滤波器幅频呼应图。
由图2可知，FIR滤波器的长度N越大，滤波器过渡带越挨近规划参数，通带及阻带滤波功能越好，当N=41时阻带衰减为26 dB，当N=61时阻带衰减为38.5 dB，当N=81时阻带衰减为48 dB；当系数长度超越必定值后（本实例为61），滤波器过渡带的改善余量已很小，但通带及阻带滤波功能会继续添加。不失一般性，下文以长度为61的低通滤波器为例进行评论。
2.2 系数的量化办法及其对滤波功能的影响剖析
依据MATLAB的FIR滤波器规划原理，不管滤波器长度多长，滤波器通带内增益均为1（0 dB），滤波器系数为带小数的浮点数。因为FPGA只能处理二进制数据，MATLAB规划出的滤波器系数需求转换成二进制数据才干完结FPGA电路完结。
滤波器系数是带符号的数据，FPGA完结时需求用二进制补码格局标明。设滤波器系数的量化位宽为Q，则系数C的标明规模为-2Q-1≤C≤（2Q-1-1），又因为FIR滤波器系数的严厉对称特性，实践规模为（1-2Q-1）≤C≤（2Q-1-1）。
传统的滤波器系数量化办法可分解为3个进程：（1）找出滤波器系数中最大的绝对值数M；（2）以M为基准，对一切滤波系数进行归一化处理，即对一切系数除以M；（3）对一切滤波器系数乘以（2Q-1-1），并对处理后的系数取整构成整数系数；（4）将整数滤波器系数转换成二进制补码数据。图3为不同量化位宽情况下的滤波器幅频呼应图。
由图3（a）中的归一化幅频图可知，滤波器系数量化位宽越小，量化后的滤波功能越差（当量化位宽为6 bit时，阻带衰减比较量化前减小了约6 dB），反之量化位宽越大，量化前后的滤波功能相差越小。当量化位宽超越必定值（本实例为12 bit）后，滤波功能简直不再改变。不失一般性，下文以长度为61、量化位宽为12 bit的低通滤波器为例进行评论。
3 依据增益的FIR滤波器系数量化办法
3.1 一般量化办法对体系功能的影响
依据前面评论的滤波器量化办法，系数量化进程相当于滤波器增益扩展了（2Q-1-1）/M倍。从图3（b）中的未归一化幅频图可知，量化位宽越大，滤波器通带内的增益越大。当量化位宽为6 bit时，通带增益为54 dB，当量化位宽为12 bit时，增益为90 dB。
FPGA规划FIR滤波器，一般选用定点二进制数据进行运算。前面评论系数量化对体系功能的影响时，实践有一个前提条件，即滤波运算选用全精度运算，滤波运算的成果保存悉数有用数据位。当滤波器系数量化位宽为Q时，因为滤波器增益扩展了（2Q-1-1）/M倍（一般来说，M≤1），为确保全精度运算，保存悉数有用滤波输出位宽，相关于滤波器输入信号而言，位宽将添加Qa bit。其间
关于前面评论的长度N=61，量化位宽Q=12的低通滤波器而言，M=0.062 1，（2Q-1-1）/M=32 963，则滤波输出位宽需添加Qa=16 bit。假定输入数据位宽为10 bit，则滤波器全精度输出位宽为26 bit。
3.2 依据增益的系数量化办法
依据前面的评论，量化滤波器系数后，输出有用位宽所能标明信号的信噪比下降，是因为滤波输出信号达不到满量程状况。为此，优化滤波器系数量化办法，选用依据滤波器增益的办法对系数进行量化。结合前述的滤波器实例，具体进程为：（1）对一切滤波器系数乘以
=216=65 536，并对处理后的系数取整构成整数系数；（2）将整数滤波器系数转换成二进制补码数据。
通过改善的量化处理后，相当于对滤波增益直接添加了65 536倍（惯例办法仅添加了32 963倍），滤波输出的数据幅值能够到达输出数据有用位宽所能标明的满量程值，完结了输出位宽必定的条件下，输出信号信噪比的最大化。通过这样的量化处理，系数的量化位宽为：
关于上文所评论的低通滤波器，量化位宽需求13 bit。图4为惯例量化办法和改善量化办法的滤波器系数（冲激呼应）图，其间Qa=16。
从图4能够看出，在滤波输出位宽相同的条件下，改善的量化办法所发生的滤波器系数（冲激呼应）幅值大于惯例办法，相当于滤波器增益更大。一起也要留意到，改善的量化办法所需的滤波器系数位宽由12 bit添加到13 bit。也便是说，添加滤波器增益，是以添加系数量化位宽为价值的。
4 FPGA完结后的测验成果剖析
接下来选用Xilinx的Spartan6系列FPGA器材XC6SLX25-FT256C为方针渠道，调用ISE14.7东西中的FIR滤波器核，完结前文所评论的低通滤波器（采样频率为32 MHz，过渡带为0.5 MHz~1.5 MHz，滤波器长度N=61）。仿真东西为ModelSim10.1，输入信号为2路单频信号的叠加。两路单频信号频率别离为0.22 MHz和2 MHz，功率比为1:1。输入位宽为10 bit，滤波器输出位宽为26（Qa=16）。图5、图6别离为惯例量化办法和改善量化办法的滤波器ModelSim仿真波形图。
从图5、图6中能够看出，两种办法都能够有用滤除带外搅扰信号（2 MHz单频信号），改善量化办法的滤波器输出信号起伏值（16，641，407）显着大于惯例量化办法的起伏值（7，910，390），相当于添加了滤波增益，添加了滤波输出信号的信噪比。
5 定论
本文详细剖析了滤波器系数量化办法对滤波功能的影响。在对惯例系数量化办法的进程、原理进行剖析的基础上，针对滤波输出数据幅值达不到有用位宽满量程的现象，提出了依据滤波器增益的系数量化改善办法。MATLAB仿真及FPGA完结后的ModelSim仿真均标明，在滤波输出位宽相同的条件下，改善的量化办法能够有用进步滤波器增益，从而进步滤波输出信号的信噪比。需求留意的是，添加滤波器增益是以添加系数量化位宽、添加FPGA完结后的逻辑资源为价值的。
参考文献
［1］ 高耀鸿。依据FPGA的FIR低通滤波器［D］。长沙：湖南大学，2012.
［2］ 朱效效，蔡俊，陆伟。依据优化DA算法滤波器的规划及其FPGA完结［J］。电子技能使用，2015，41（2）：59-60，64.
［3］ 徐彦凯，双凯。进步定点精度的FPGA信号处理算法［J］。计算机工程与科学，2012，34（9）：197-200.
［4］ 郭广浩，刘志哲，孟庆龙，等。多级并行流水FIR数字滤波器的规划与验证［J］。现代电子技能，2015，38（1）：69-72.
［5］ 李凯勇。依据FPGA高效FIR滤波器规划［J］。青海大学学报，2017，35（6）：56-60.
［6］ 张娜，李春祎。多相并行FIR滤波器的FPGA高速完结办法［J］。无线电通信技能，2017，43（4）：86-90.
［7］ 周龙，王红玲，崔新莹，等。依据FPGA及分布式算法滤波器［J］。电子规划工程，2017，25（23）：139-142.
［8］ 曹振吉，何敏。依据FPGA和Matlab的FIR数字滤波器［J］。现代电子技能，2015，38（19）：98-101.
