电源问题
1.VDDCORE和VDDIO引脚电源
A)VDDCORE和VDDIO引脚电源有必要衔接到运用退耦电容的洁净的直流电源上；退耦电容应尽或许的挨近微操控器的VDD和GND引脚；退耦电容典型值是33nF到100nF。
B)除确保复位的延时时刻大于两个电源的上升时刻外，对电源的时序上没有特别的要求。
C) 值得留意的是在VDDCORE一向给微操控器供电保存内部RAM和寄存器内容时VDDIO供电不能中止，假如这样的话他不是破坏性的，带能导致内部外围设备的输入进入一个不确定的状况。此外，除电流接连状况下的阻性负载外，VDDIO的电流耗费依靠于衔接到EBI的I/O线和PIO线切换时的负载电容。这就是说，当CPU处于备用状况时不需求中止VDDIO.
2.VPP引脚
VPP用来进步FLASH的编程和擦除速度。电压规模拜见数据手册。VPP引脚能够不衔接，为避免意外，能够考虑施加一个已知的电平以避免步必要的动作。
主时钟引脚
1.MCKI引脚
MCKI引脚是微操控器的主时钟输入引脚。此引脚输入一个方波时钟信号。外部时钟的高半周期（tCH)和低半周期(tCL)有一个最小值，见数据手册。AT91X40X系列没有内部振荡器，只是衔接一个晶振是不能够的。
2.MCKO引脚
MCKO引脚供给一个延时的MCKI引脚的时钟输入信号的镜像以供给体系内的其他设备运用。MCKO驱动才能低，用它来驱动几个TTL负载是不可行的。当运用BGA封装的AT91X40X系列微操控器时，假如这个引脚不运用，强烈建议你将它作为PCB上的测试点。这样用来快速判别微操控器是否有一个正确的时钟
NRST输入引脚
NRST引脚用于主体系复位。它为低时复位一切内部设备寄存器，ARM内核的程序计数器和JTAG/ICE端口。在体系引导时他采样BMS和NTRI引脚。NRST有必要被坚持到供给给微操控器的电源安稳和按照外部振荡器的发动时刻。
在开释NRST引脚前有必要坚持0电平至少10个时钟周期以便能够正确的采样BMS和NTRI引脚。
复位期间采样的引脚
1.引导形式挑选引脚(BMS)
P25/BMS 输入引脚在NRST引脚的上升沿采样。这个引脚使ARM7TDMI内核从他的内部闪存，或衔接到EBI的片选0(NCS0)的一个或多个闪存开端读取指令。一旦BMS引脚在复位期间被采样完毕而且处理器正确初始化，P25/BMS引脚能够作为通用I/O引脚。
依靠于BMS引脚的电平，能够挑选引导用存储器数据总线宽度的挑选，8位或16位。具体请拜见数据手册。
2.三态输入引脚
为了调试的便利，AT91X40X系列供给了一个三态形式。这能够从方针板衔接仿真探头到运用板。在三态形式，一切AT91X40X系列微操控器的输出驱动引脚均被制止。关于根据闪存的AT91FR40X系列微操控器，三态形式使编程器像对待ATMEL闪存相同对待微操控器。
当用户不运用AT91系列的三态形式时，在复位期间NTRI引脚有必要经过一个400KR的电阻上拉。留意，NTRI引脚复用为I/O线P21和USART1的TXD1引脚。假如此引脚衔接到一个内部包括400KR电阻的规范RS232驱动器，则不需求上拉电阻。具体拜见RS232驱动器。
JTAG/ICE端口引脚
在带IEEE1149规范的JTAG/ICE端口的任何ARM处理器中，TDI,TDO,TMS和TCK是最少的引脚。除TDO引脚外的其他一切引脚内部均有大约10KR的上拉电阻。
这些引脚用来拜访ARM内核的ICE以进行调试。ATX40X系列在数字I/O单元不具有鸿沟扫描特性，因此在此系列中JTAG的鸿沟扫描特性不能运用。
PIO引脚
1.复用引脚
大多数的I/O引脚复用为一个或两个内部设备。这些引脚的大多数在PIO形式从头组织状况，举例来说，关于P21/TXD/NTR1示例来说，不受内部设备驱动。其他一些引脚像地址线A20-A23在外围形式有他们自己的组织状况，举例来说，受EBI驱动。假如这些引脚复位后由不由外围设备驱动，他们作为通用I/O引脚。
未运用的引脚不必衔接但为了避免一些外部反常信号导致的不必要行为和/或内部震动导致的额定电流损耗，一般考虑在初始化代码中设置这些未运用的引脚为输出形式。这些I/O线在嵌入式微操控器中没有上拉或下拉电阻。
2.单一功用的PIO引脚
单一功用的PIO引脚不好任何内部设备复用的I/O引脚。缺省状况，一切I/O引脚在复位后在输入形式。未运用的I/O引脚能够不衔接，但要在初始化代码中设置为输出形式。这些I/O线在嵌入式微操控器中没有上拉或下拉电阻。
1.地址线引脚
AT91X40X 系列地址总线有24根地址线而且因此能够拜访16M的存储器空间。地址线A0-A23不能和任何PIO线或内部设备复用。地址线A20-A23复用为 PIO线和四个附加的4个片选线。在拜访设备时假如这4个高4位地址线不运用，他们能够作为片选线或PIO线。当运用根据闪存的AT91X40X系列微操控器时，留意地址线A20复位后不得作为片选线(CS7)或PIO线。A20是内部闪存的MSB(最高位）。
2.数据总线引脚
AT91X40X 系列数据总线能够运用8-位或16-位形式，这依靠于片选线0(NCSO)的BMS引脚状况和其他一切片选线的EBI芯片挑选寄存器的装备。需求留意的是，AT91X40X系列微操控器的数据总线没有内部上拉或下拉电阻。强烈建议你添加100KR左右的上拉或下拉电阻以避免外部搅扰信号导致的不知道动作和 /或内部振荡器毛病导致的VDDIO和VDDCORE的额定电流损耗。AT91的EBI数据总线能够驱动的负载电容能够经过AT91 EBI守时计算器运用笔记预算。
3.操控信号引脚
操控总线有以下几个形式读写线，片选线和字节挑选线，他们运用户能够衔接多种存储器和外围设备。留意的是，依靠于微操控器的主时钟，有必要NWR和NRD线可接受的最大负载电容在可接受的规模内。过载的NWR和NRD线能够延伸一些EBI延时，因此产生读或写拜访不一致。
操控总线信号能够驱动的负载电容能够经过AT91 EBI守时计算器运用笔记预算。
4.NWAIT引脚
在拜访的任何时刻或规范的等候状况不满足时NWAIT引脚能够添加读或写拜访的额定的等候周期。当NWAT引脚被检测到为低时，内核时钟中止而且EBI中止当时拜访但不改动输出信号或内部计数器和状况。当NWAIT引脚被从头开释后，内核时钟发动而且EBI完毕拜访操作。
NWAIT引脚输入低激活而且在主时钟的上升沿检测。NWAIT输入信号只是能够在主时钟低阶段同步激活。
NWAIT 信号在时钟的上升沿也有必要确保设置时刻和坚持所需的时刻匹配。当设置和坚持时刻不匹配时，它能够当即冻住EBI信号到他们的活动状况（或乃至一些周期之后）而且坚持这个状况直到履行硬件复位。假如NWAIT引脚由像DSP或FPGA之类的外部器材驱动，用户有必要确保当AT91微操控器上电时NWAIT引脚为高驱动。假如NWAIT引脚未运用，有必要添加一个100KR的上拉电阻。
