真随机数产生器（TRNG）在核算学、信息安全等范畴有着广泛的运用。在这些范畴中，不只要求数据序列散布均匀、互相独立，而且要求其具有不行猜测性，能够抵挡针对随机性的进犯。B.Sunar，W.J.Martin和D.R.STInson提出，真随机数产生器的功能受3个要素的影响：熵源（Entropy Source），收集办法（HarvesTIng Mechanism）和后续处理（Post-Processing）。在电路系统中最常见的三种真随机数产生办法为：1）直接扩大法：扩大电路中的电阻热噪声等物理噪声，经过比较器进行比较后取得随机数序列；2）振动采样法：用带有颤动的慢振动器经过D触发器采样一个周期固定的快振动器，输出随机序列；3）离散时刻混沌法：运用混沌电路不行猜测以及对初始条件灵敏的依赖性的特色产生随机序列。依据模仿电路的结构，熵源的核算散布愈加抱负，且熵源噪声不随采样周期的改动而改动；依据数字电路的结构，集成度高，便于在FPGA等通用可编程渠道上完成，但熵源的核算特性与模仿电路比较不行抱负。
本文尝试了一种用纯数字电路完成的TRNG结构，且不运用比如PLL等特别资源，便于规划由FPGA验证移植到芯片规划。其间心思维是运用反相器和延时单元构成两个彼此独立的振动器，因为内部噪声的差异引起的相位偏移作为熵源，经过一段时刻振动后，随机的状况由数字双稳态电路锁存。多组振动器的输出，经过异或和同步处理后得到随机序列。该TRNG在FPGA物理渠道上完成并进行了测验验证。
1 TRNG的规划
1.1 相位漂移与颤动
因为遭到电路中噪声的影响，数字电路中时钟信号的周期在每个不同的周期上或许缩短或许加长，这便是时钟颤动。颤动能够用许多办法来衡量和表征，它是一个均值为零的随机变量。振动器起振时刻的差异和电路元件的工艺误差，使得振动器间存在相位漂移。因而颤动信号和相位漂移合适在数字电路中作为TRNG的随机源。
1.2 亚稳态
锁存器是有逻辑‘1’和‘0’两个安稳状况的双稳态器材，可是在特别状况下其或许进入亚稳态，此刻它的输出是介于‘1’和‘0’之间的中心电平。如图1所示锁存器用两个反相器和两个开关表征。当锁存器导通时，采样开封闭合，坚持开关翻开（图a）；当锁存器封闭时，采样开关翻开，坚持开封闭合（图b）。图c展现了两个反相器的直流传输特性。当锁存器封闭时A=B，稳态是A=B=0和A=B=VDD，亚稳态为A=B= Vm，其间Vm不是一个合理的逻辑值。因为电平在该点是彼此安稳的而且能够无限期逗留，所以称该点为亚稳态。可是，任何噪声或许其他搅扰都会使得A和B终究安稳在两个稳态中的一个状况。图d十分形象地表征了亚稳态，它就如同处于山顶的小球任何搅扰都会使小球滚落到山两头的安稳状况。
图1 亚稳态
1.3 振动器的规划
如图2所示，二选一复用器既作为推迟单元又作为选通单元运用。中选通讯号为‘1’时，构成两个彼此独立、自由振动的环形振动器。中选通讯号为‘0’时，两组反相器穿插相连构成双稳态器材。自由振动时，两个振动器之间存在着颤动和相位偏移。在振动的中止时刻，即振动环路断开、两组反相器穿插衔接时，反相器的瞬时输出电压以及内部噪声的肯定和相对值决议了电路终究安稳在哪个逻辑值上。有时即便反相器跨接在一起，电路也会振动很长一段时刻才干安稳下来，构成亚稳态。综上所述，随机序列的用到了颤动和亚稳态两种机制。
图2 振动器结构图
波形如图3所示，为了便利数据收集选通讯号是由时钟经过分频得到的。在自由振动阶段，输出信号快速改动不属于任何安稳状况，在图顶用斜线表明。在解析阶段，电路是双稳态器材，此刻应该坚持解析时刻满意长，然后使输出电平在大多数状况下安稳在逻辑‘1’或‘0’。
图3 波形图
1.4 随机源模块的电路规划
各个振动器的输出经过异或运算能够添加随机性，而亚稳态的传达会形成后续电路的过错动作，因而运用同步器将异或后的随机序列与后续电路阻隔开来，一起也便利收集安稳的输出序列做功能剖析。此处选用了三级寄存器的同步结构，由MTBF（Mean TIme Between Failure）的界说可知，均匀需求经过数百年时刻才会产生一次亚稳态经过同步器向下传达的事情，因而是满意规划要求的。该模块电路图如图4所示。
图4 随机源模块电路
1.5 后续处理模块的规划
抱负状况下，D触发器所收集的信号具有随机的核算特性，可是FPGA内部电路不行避免地会遭到温度漂移、电压颤动等不良要素影响，然后导致采样得到的随机信号中存在偏置，影响成果的核算特性。所以在采样得到随机序列后要对数据进行消偏处理，使0和1呈现的概率适当。
本规划选用16位最大长度二进制伪随机序列（Pseudo Random Binary Sequence）的输出与采样得到的随机序列进行异或运算作为后续处理，PRBS产生电路耗费资源少而且运用线性反应移位寄存器完成，十分合适于在FPGA上完成。它的生成多项式是：
多项式表明如图5所示。
图5 PRBS的多项式表明
2 TRNG的FPGA完成与测验
整个TRNG的实验环境由外部时钟源、FPGA开发板以及逻辑剖析仪组成。TRNG选用Xilinx公司的Virtex-5系列中的XC5VLX110作为物理完成渠道，外部时钟频率为64 MHz.由FPGA产生的随机数据，经逻辑剖析仪收集后，运用DIEHARD battery of tests of randomness随机数测验程序进行测验，查验随机序列的功能。
DIEHARD测验是由16项测验组成的用来衡量随机数产生器功能的一组核算学测验，它由George Marsaglia开发并于1995年初次发布。DIE HARD的测验成果叫做P-value，它由方程P-value=Fi（X）核算得到，其间Fi企图树立样本X在0和1间遵守均匀散布的散布函数。因为Fi是渐进迫临的，它在尾部的近似作用变差，所以数值挨近0或1的P-value在真随机序列中极少呈现。当被测序列随机功能很差时，会有许多P-value的值是准确到小数点后数位的0或许1，例如1.000 000.需求着重的是，P-value等于1.000 000或0.000000是序列为真随机序列的充沛不必要条件。
2.1 FPGA方位束缚
为确保每个振动器中的两个独立振动环的理论振动周期相同，以便更简单在确定期间产生亚稳态，加大噪声对输出电平的影响，一起尽量让各个振动器的输出在进行异或运算前推迟不呈现太大误差。所以对TRNG中的振动环进行方位束缚：将振动环中的反相器束缚在左右相邻的逻辑单元（Slice）中，让各个振动环别离束缚在上下相邻的逻辑单元中。
2.2 振动器数目对核算特性的影响
在32 MHz的采样频率下，别离以15组、19组、27组和32组振动器作为TRNG的随机源，随机序列经过同步器后不与PRBS运算直接输出。将收集到的随机序列送入测验程序进行测验今后，其成果如表1所示。
表1 不同振动器数意图测验成果
能够看出，振动器的数目直接影响随机源模块产生序列的核算功能，振动器数目越多，TRNG输出序列的随机性越好。可是假如振动器的数目太多，会耗费过多的硬件资源，功耗也过大。因而，不宜经过单纯地添加振动器数意图办法进步随机序列的功能。
定性剖析如下：将序列的每位看作是一个随机的二进制变量X，界说b是序列的偏置。即
b=|P（X=1）-1/2|=|P（X=0）-1/2| （2）
依据Piling-up引理，输出序列的偏置是：
其间n是输入序列的个数，bi是每个序列的偏置。简单看出b≤bi（1≤i≤n），等式当且仅当在bi=0（）或许bi=1/2（）时建立。简而言之，异或运算显着地减小了独立输入序列的偏置。假定n=16且一切bi=1/3，那么b=0.000 761能够忽略不计。
2.3 后续处理模块对核算功能的改进
由上一节的剖析可知，添加振动器数量是改进序列核算特性的有用办法。但前提条件是各个振动器彼此独立。当振动器数量过多时方位束缚很或许与彼此独立的要求彼此对立。因为高速的振动信号往往产生彼此串扰的状况，而且耗费更多资源和功耗，所以有必要在确保TRNG包括必定数量的振动器的前提下，引进后续处理模块。然后到达耗费资源较少，序列功能较好的意图。
本项测验以19组振动器作为TRNG的随机源，输出序列与PRBS模块输出进行异或运算，然后别离运用32，16，8，2 MHz的采样时钟收集数据。将数据送入测验程序进行测验今后，成果如表2所示。
表2 不同采样频率的测验成果
能够看出，TRNG生成的随机序列悉数到达了预订的功能目标。一起不难发现，采样时钟频率对TRNG的输出核算特性是有影响的，当采样频率逐步下降时，TRNG的随机功能逐步进步。呈现这种现象是因为采样频率越高，就与振动频率越挨近，二者的相位偏移搅扰了随机信号的获取影响了核算特性。
3 结束语
本文尝试了一种纯数字方式的真随机数产生器结构，规划较小、易于移植。电路包括两个振动环，分为自由振动和锁存至双稳态两个作业状况。运用振动环之间的相位偏移和颤动以及双稳态器材的亚稳态作为随机源。本文探讨了振动器数量对序列核算特性的影响，并在参加后续处理模块的状况下实验了多种采样频率，经测验随机序列完全符合预订目标。
