您的位置 首页 数字

PCIe总线概述

随着现代处理器技术的发展,在互连领域中,使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比,高速差分信号可以使用更高的时钟

跟着现代处理器技能的开展,在互连领域中,运用高速差分总线代替并行总线是大势所趋。与单端并行信号比较,高速差分信号能够运用更高的时钟频率,然后运用更少的信号线,完结之前需求许多单端并行数据信号才干到达的总线带宽。

PCI总线运用并行总线结构,在同一条总线上的一切外部设备同享总线带宽,而PCIe总线运用了高速差分总线,并选用端到端的衔接方法,因此在每一条PCIe链路中只能衔接两个设备。这使得PCIe与PCI总线选用的拓扑结构有所不同。PCIe总线除了在衔接方法上与PCI总线不同之外,还运用了一些在网络通信中运用的技能,如支撑多种数据路由方法,根据多通路的数据传递方法,和根据报文的数据传送方法,并充分考虑了在数据传送中呈现服务质量QoS (Quality of Service)问题。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/zhishi/shuzi/233674.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部