跟着现代科学技术的开展和计算机技术的遍及，高速数据收集体系已运用于越来越多的场合，如通讯、雷达、生物医学、机器人、语音和图画处理等范畴。本文介绍的数据收集处理体系选用CPLD操控ADS8364完结数据的A/D转化，转化后的数据预先存储到FIFO中，再经DSP进行前端的数字信号处理后，经过USB总线传给上位机，并在上位机上进行存储、显现和剖析等。该体系完全可以满意信号收集处理对高精度及实时性的要求。
1 体系原理
数据收集处理体系首要由前端信号调度电路、ADC芯片ADS8364、CPLD芯片EPM3128A、DSP芯片TMS320F2812、USB芯片CY7C68013及其外围电路组成。体系原理框图如图l所示。
体系首要完结的使命为：DSP接纳上位机经过USB总线发送的指令，完结体系作业参数的设置，并经过模仿地址／数据总线与CPLD进行通讯，向CPLD发送操控指令；对外部的多路模仿量输入进行信号调度，在CPLD操控下进行单通道或多通道A/D转化，将收集到的数据存储在一片FIFO芯片中；当FIFO中存储的数据半满时，对DSP发生一个中止信号，DSP收到此中止信号后，取出FIFO中的部分数据，进行前端数字信号处理，将处理完毕的数据经过USB总线传给上位机；上位机完结各种图形界面操作和后端信号处理，对所收集的信号进行剖析。体系可对输入的多路模仿信号进行同步采样，这就使得收集到的数据不只含有模仿信号的起伏特性，一同还坚持不同模仿信号之间的相位差异；采样频率可以预置，以习惯不同速率的采样要求。
2 体系硬件
体系硬件包括信号调度模块、A／D转化模块、DSP处理器模块、CPLD逻辑操控模块以及USB通讯模块。
2．1 信号调度模块的规划
外部的多路模仿量输入信号往往是弱小的传感器信号，信号的幅值较小，为了便利且不失一般性，假定其幅值规模为O~25mV。ADS8364待转化的模仿输入电压规模应坚持在AGND-0．3V和AVDD+O．3V之间。这儿选用低功率变增益外表扩大器INAl29对模仿量输入信号进行调度扩大，将其扩大为0~5V之间。
INAl29是BURR-BROWM公司的一种小功率通用外表扩大器，具有优异的精度和很宽的带宽，在增益高达100时，带宽达200kHz。它可用单一外部电阻器调度其增益，调度规模为l~10000，其扩大倍数计算公式为：
然后使扩大输出电压在O～5V之间。信号调度模块原理图如图2所示。
2．2 A／D转化模块的规划
该模块选用了TI公司的高速、低功耗、六通道同步采样模/教转化器ADS8364，它选用+5V作业电压，其6个模仿输入通道分为三组(A，B和C)，每组都有一个ADCs坚持信号(HOLDA，HOLDB和HOLDC)，用来发动各组的AID转化，6个通道可以进行同步并行采样和转化。ADS8364选用具有80dB共模按捺才能的全差分输入通道，将其REFin和REFout引脚接到一同，为差分电路供给2．5V的参阅电压。这儿模仿量选用单端输入，将-IN端接共模电压2．5V，+IN端接前端信号调度模块的输出。
ADS8364的时钟信号由外部供给，最高频率为5MHz，对应的采样频率是250kHz。这儿由CPLD供给时钟信号，首要是考虑到CPLD可以灵敏地改动时钟频率，然后改动体系的采样频率。A／D转化完结后发生转化完毕信号EOC。将ADS8364的。BYTE引脚接低电平，使转化成果以16位的方法输出。地址/形式信号(A0，Al，A2)决议ADS8364的数据读取方法，可以挑选的方法包括单通道、周期或FIFO形式。将ADD引脚置为高电平，使得读出的数据中包括转化通道信息。考虑到数据收集处理体系的采样频率一般较高，假如用DSP直接操控ADS8364的拜访，将占用DSP较多的资源，一同对DSP的实时性要求也较高。因此在本体系规划中，用CPLD完结ADS8364的接口操控电路，并将转化成果存储在FIFO芯片中，用DSP完结FIFO芯片的输出接口。
DSP、CPLD、ADS8364及FIFO之间的接口规划如图3所示。
2.3 DSP处理器模块的规划
DSP首要担任与USB通讯模块交流数据、以模仿地址/数据总线的方法与CPLD通讯，完结对数据收集的操控，完结与FIFO芯片的输出接口以及对采样后的数据进行前端数字信号处理(FIR低通滤波)。这儿选用TI公司的32位定点DSP TMS320F2812 (以下简称F2812)，它选用1．8V的内核电压，具有3．3V的外围接口电压，最高频率150MHz，片内有18K字的RAM，128K字的高速Flash。
2.4 CPLD逻辑操控模块的规划
在该数据收集处理体系中，CPLD是一个重要的组成部分。由CPLD组成的逻辑操控模块接纳DSP传送过来的动作指令，操控A／D转化模块进行数据收集，并供给对FIFO的接口时序，完结转化数据的存储。这儿选用Altem公司的EPM3128A芯片，它共有128个宏单元，2500个可用门。
CPLD作为一个独自的操控履行结构．经过编写相应的Verilog HDL代码，即可生成相应的操作电路，完结对各种输入信号的锁存、判别和处理以及对各种指令信号的履行和输出信号的操控。
2．5 USB通讯模块的规划
这儿选用CYPRESS公司的EZ-USB FX2系列中的CY7C68013作为USB通讯操控器芯片，它内含增强型8051微操控器，支撑USB2．0传输协议，一同也向下兼容USBl．1规范。该芯片把USB2．0收发器、SIE(串行接口引擎)、增强型8051微操控器、I2C总线接口以及GPIF(通用可编程接口)集成于一体。CY7C68013供给了SlaveFIFO和GPIF两种接口形式，Slave FIFO形式是从机形式，外部操控器可以像对一般FIFO存储器相同对FX2的多层缓冲FIFO存储器进行读写；GPIF形式是主机形式，可以由软件设置读写的操控波形，灵敏性很大。这儿选用的是Slave FIFO形式。
3 体系软件规划
体系软件规划包括DSP程序规划、USB固件程序规划、USB驱动程序规划和上位机运用程序规划。
3．1 DSP程序规划
DSP编程的首要使命是初始化、办理板上的资源和完结前端数字信号处理的算法。这儿以TI公司供给的功用强大的CCS(Code Composer Studio)为集成开发环境。体系上电复位后。首要完结F2812本身的初始化，包括装备RAM块，设置I／O形式、定时器形式、中止等；然后程序进人循环状况，等候USB及FIFO的中止。F2812主程序流程图如图4所示。
在F2812的程序存储器中存储常用的数字信号处理算法，F2812在收到上位机经过USB总线发送的操控信息后，在中止函数中挑选某种处理算法，一同向CPLD宣布动作指令，操控A／D转化模块完结信号的收集并将收集到的数据存入FIFO中。当FIFO中数据到达半满时，向F2812提出中止恳求，F2812呼应此中止，在中止函数中完结对部分采样数据的读取，在主循环程序中依据上位机选定的处理算法完结数据的前端处理，然后将数据打包，经过USB总线传输给上位机。关于常用的数字信号处理算法在DSP上的完结，这儿不再赘述。
3．2 USB固件程序规划
固件担任辅佐硬件让设备双向交流数据，其首要功用是：接纳并处理USB驱动程序的恳求及运用程序的操控指令。CYPRESS公司针对EZ-USB FX2系列芯片给出了一个Firmware库和Firmware结构(Frame Works)，均选用Kei C5l开发。Firmware库供给了一些常量、数据结构、宏界说、函数来简化用户对芯片的运用。用户只需求在源程序中包括进fx2．h、fx2regs．h和fx2sdly．h，而且把Ezusb．1ib和UsBJmpTB．obj增加进项目即可。Firmware结构完结了初始化芯片、处理USB规范设备恳求以及挂起状况下的电源办理等功用。该结构无需增加任何代码，将编译后发生的*．hex文件载入芯片就能与主机进行根本的USB通讯，仅仅不能完结特定的使命。在本体系中，需求挑选恰当的传输方法，增加需求运用的端点(Endpoint)，在结构预留的当地(如TD_Init()、TD_Poll()等函数中)增加初始化代码和完结特定功用的代码。
USB共有四种数据传输方法：操控传输、中止传输、块传输及同步传输，本体系中运用了操控传输和块传输。操控传输首要用来完结主机对设备的各种操控操作，即用来完结坐落主机上的USB总线驱动程序以及编写的功用驱动程序对设备的各种操控操作；块传输首要用来完结主机和设备间的大批量数据传输以及对传输的数据进行过错检测(支撑“过错重传”功用)。
3．3 USB驱动程序规划
CYPRESS FX2开发包中供给了一个通用的设备驱动程序Ezusb．sys，可用于根据EZ-USB FX2系列的芯片，可以完结根本的USB通讯使命。本体系规划中，使用DDK对上述驱动程序进行了修正，将不常用的函数删去，一同增加了自己界说的函数。
3.4 上位机运用程序规划
上位机运用程序首要完结与数据收集处理体系间的USB通讯、向体系发送操控指令以及接纳体系传送过来的数据并进行存储、处理与显现。在Win32体系中，各个设备被笼统为文件，运用程序经过文件操作API函数完结与驱动程序中某个设备的通讯。USB通讯常用的API函数有；CreateFile()，WriteFile()，ReadFile()，DeviceloControl()，CloseFile()等。在运用程序中，只需将上述函数增加到相应的功用模块中便可完结运用程序对USB设备的翻开、读、写等操作，然后完结两者的通讯。选用LabVIEW言语完结USB通讯及仪器界面，而关于后端的信号处理算法则在VC++环境下完结并生成动态链接库文件(*．d11)，便利LabVIEW的调用。图5为上位机上层运用程序的流程图。
本文将TMS320F2812与ADS8364相结合，规划了一套数据收集处理体系。该体系选用uSB总线与上位机通讯，充分发挥了USB2．O便利、方便的长处；考虑到对实时性的要求，将某些特定的数字信号处理算法(如FIR滤波、快速FFT等)放到数据收集处理卡上由DSP快速完结。该体系收集精度高，速度快，并可一同收集多路信号。实践证明，该数据收集处理体系可适用于高精度、实时性信号的数据收集和处理，具有广泛的实用价值。
