卷积码是一种重要的信道纠错编码办法,其纠错功能一般优于分组码,现在（2,1,6）卷积码已广泛应用于无线通信体系中,Viterbi译码算法能最大极限地发挥卷积码的纠错功能。论述了802.11b中卷积码的编码及其Viterbi译码办法,给出了编译码器的规划办法,并运用Verilog HDL硬件描绘言语完结编译码器的FPGA完成。运用逻辑分析仪,在EP2C5T144C8芯片上完结了编译码器的硬件调试。
802_11b中卷积码和Viterbi译码的FPGA规划完成.pdf
802.11b中卷积码和Viterbi译码的FPGA规划完成
卷积码是一种重要的信道纠错编码方式,其纠错性能通常优于分组码,目前（2,1,6）卷积码已广泛应用于无线通信系统中,Viterbi译码算法能最大限度地发挥卷积码的纠错性能。阐述了802.11b中卷积码的
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/ziliao/beidong/195032.html
