本文介绍了依据Cypress新一代可编程片上体系芯片PSoC 4的无传感器BLDC操控计划。经过PSoC 4内部的模仿多路选择器，比较器模块及可编程数字逻辑模块组成的同步比较模块，无需凭仗外部芯片便可完结反电动势过零点检测;PSoC 4内部集成的可编程UDB可将换相逻辑以PLD的办法固化在芯片中，完结快速牢靠的硬件换相。
1.导言
无刷直流电机(BLDC)用电控设备替代了电刷和换向器，提高了电机的牢靠性，而且具有体积小、效率高、噪音低一级长处，在消费及工业运用中得到广泛运用。在BLDC操控中，励磁有必要与转子方位同步，因而常用一个或多个转子方位传感器确认电机转子相关于电机定子的方位。选用方位传感器的BLDC操控计划较为简略，依据方位传感器的输出确认转子所在的区间，并相应的对电机绕组进行换相。但是，方位传感器的运用会带来一些缺陷，如添加体系本钱，下降牢靠性;一起在一些特别场合，如在电机处在浸没的环境中，则无法装置传感器。这就要求电机无方位传感器运转。
2.无传感器操控计划
图1即为带霍尔传感器的BLDC换相图。计划选用惯例的120°通电办法(六步换相)，为使电机运转，有必要依照周期性距离切换通电的相(即换相)。关于惯例通电，每个电周期需求六次等距换相。每一步或每一区间，相当于60个电视点。六个区间组成了360个电视点或一次电气旋转。每一区间上都有两个绕组通电，一个绕组未通电。要使电机正确换相，有必要丈量电周期中的肯定方位。选用三个霍尔传感器即可供给六次换相所需求的方位信息。
图1 BLDC换相图
在无传感器操控计划中，有必要选用其他办法获取转子方位。转子方位的取得是BLDC无方位传感器操控中的关键技术。常见的转子方位检测有反电动势过零点检测法、反电动势三次谐波积分检测法、续流二极管检测法、磁链估量法等。其间最常用最经典的是反电动势过零点检测法。反电动势过零点检测法不需求具体了解电机特性，可适用于多种电机。
在六步换相过程中，每一区间上都有两个绕组通电，一个绕组未通电。这样在未通电绕组上会呈现某相上电流为零，在电机引线上仍可看到电压的现象。这个电压便是反电动势。简略的说，反电动势(EMF)是永磁式电机转子滚动时，由定子绕组所发生的电压。反电动势的幅值与电机转速成正比。在图1中，第1扇区中C相电压，第2扇区中的B相电压即为定子绕组发生的反电动势。
假定电机由±UV电压驱动，则反电动势信号以0V为中心对称。假如反电动势信号为一条直线，那么信号将在该区间的一半处(也便是该区间的30°电视点处)经过零线。该点称为过零点。在过零事情后再经过30°电视点进行下一次换相。因而，准确检测过零点时间便可预算转子方位，使电机绕组在正确的时间进行换相。如图2所示。
图2 BEMF过零点与换相图
3.过零点检测计划
图3为典型的三相BLDC驱动电路拓扑图。假定三相端电压分别为Va，Vb，Vc;Vn为中性点电压;Ea，Eb，Ec为三相反电动势;Ia，Ib，Ic为三相电流，R为相电阻，L为电感。在C相为非导通相时可
图3 BLDC驱动电路拓扑图
依据过零点时Va+Vb+Vc=0及上述等式可得：
3Ec=2Vc-(Va+Vb)
依据以上等式，有三种不同的过零点检测办法：
1.直接用ADC采样三路端电压，依据上述公式判断过零点。此算法需采样多路ADC电压，且需软件滤波算法，对ADC及MIPS均有必定的要求。
2.在PWM输出信号为OFF时采样非通电相电压，将之与零电压比较。此算法在低速时比较有优势，因为低速时反电势信号比较弱，这种算法的采样区域恰为非通电相端电压过零区域。但当PWM的占空比比较高时，因为可供采样的时间点太短，简单形成采样失利。
3.在PWM输出信号为ON时采样非通电相电压，将之与母线电压的一半比较。此种算规律具有较宽的调速规模，较为通用。
本计划即选用第三种算法进行过零点检测。
4.依据PSoC 4的规划计划
PSoC 4简介
PSoC 4是依据ARM Cortex-M0 CPU的可编程嵌入式体系操控器宗族，它调集了可编程模仿资源、可编程内部互联、用户可编程数字逻辑、通用的固定功用外规划以及高功用的ARM Cortex-M0 CPU子体系。相关于PSoC3、PSoC5系列产品的各个方面， PSoC 4都做了很大的改善。PSoC 4现包括CY8C4100和CYCY8C4200两个产品系列，PSoC4100系列是依据ARM内核的最低本钱的PSoC，它将PSoC的灵敏性和高集成度引进对本钱灵敏的大批量出产的产品中。PSoC4200系列具有速度更快的处理器，更高的ADC采样速度，以及依据PLD的增强型通用数字模块(UDB)。以下归纳了其首要特性。
●高功用Cortex-M0 CPU内核。依据48 MHz ARM Cortex-M0中心处理器，支撑单周期乘法。
●固定功用以及可装备的数字模块。包括四个独立的可支撑中心对齐的PWM，支撑互补的可编程死区及同步ADC操作;两个可工作为SPI/UART/I2C串行通讯接口的串行通讯模块(SCB);
●高功用模仿体系。包括一个支撑零开支通道切换功用的12位1 Msps ADC;两个支撑比较器方式及SAR ADC输入缓冲功用的运算放大器;两个低功耗比较器;一个%&&&&&%感应(CapSense)模块，供给极佳的信噪比和防水功用;两个电流数模转化器(IDAC)。
●高度可编程的数字逻辑。四个可编程数字逻辑模块(UDB)，每个包括两个微型的可编程逻辑阵列和一个8位数据运算单元。
●灵敏可编程的内部互连。
依据PSoC4的无传感器BLDC操控计划
PSoC4内部集成四个独立的可支撑中心对齐、互补的可编程死区及同步ADC操作的TCPWM模块;两个支撑比较器方式及SAR ADC输入缓冲功用的运算放大器;可完结同步比较逻辑的可编程数字逻辑模块(UDB);可自在切换模仿通道的模仿多路选择器;丰厚的片内资源可将主控电路所需芯片集成到一片芯片中，完结高度集成化。图4显现了PSoC4无传感器BLDC硬件操控框图。
图4 PSoC4无传感器BLDC硬件操控框图相关于其他解决计划，依据PSoC4的无传感器BLDC解决计划具有以下特征优势：
1)选用高性价比的Cortex-M0内核。Cortex-M0是商场上现有的最小、最节能的ARM处理器，代码占用空间小，能以8位处理器的价格取得32位处理器的功用，可显着节省体系本钱。
2)内部集成两个支撑比较器方式及可编程数字逻辑模块(UDB)，合作内部模仿多路选择器可无需外部芯片可硬件完结过零点检测，削减体系本钱。
3)内部集成两个低功耗比较器，可用于硬件维护或过错信号处理。商场常用解决计划大部分选用外部比较器完结此功用。选用PSoC4可进一步削减BOM，下降本钱。
4)经过UDB完结的LUT表硬件完结换相逻辑，较软件办法愈加快速牢靠。
5)削减PCB空间及BOM本钱。因为PSoC4集成了电机操控所需大部分外设及其他丰厚的模块，可完结高度集成化的规划。
6)灵敏的通讯接口。PSoC特别的可编程架构供给了极为灵敏的通讯接口，可满意各种运用的需求。
依据PSoC4的规划实例
1)原理图规划
依据图4的操控框图，咱们规划了图5及图6所示的BLDC操控原理图。
三相端电压经过IO与内部模仿多路选择器相连，模仿多路选择器会依据换相状况动态的切换所要采样的非通电相并衔接至片内比较器。片内的比较器与母线电压的一半比较，输出信号衔接至D触发器的输入端。D触发器的的时钟信号来自于数字模块中的PWM模块的输出。这样经过D触发器可取得在PWM为高电平的时间端电压与半母线电压的比较成果。而比较器的翻转时间便是反电势过零点。比较器的输出翻转时，能够触发中止，告诉CPU作相应的处理。一起片上的比较器还具有滞回比较的功用。即比较器输出器自上而下翻转与自上而下翻转的电压并不完全一致，而是有一个10mV左右的滞回电压。此功用能够防止比较器输出受毛刺影响而被误触发。
图5过零点检测原理图
在过零点中止中，CPU可直接经过操控寄存器操控UDB换相逻辑表LUT直接驱动三相全桥电路，完结电机的硬件换相。一起换相信号也同步输入至定时器，完结电机速度检测。
图6 PWM及换相逻辑原理图
2)程序规划
主程序首要初始化和装备PSoC4的内部资源，在主循环中首要检测按键的启停指令，履行相应操作。依据图5及图6可知，程序首要有三个中止：过零点检测中止、换相中止、速度检测中止。在过零点检测中止中，程序首要完结换相延时的核算及换相定时器的设定;换相中止首要完结LUT操控寄存器的操作完结换相逻辑;速度检测中止首要完结速度检测机PI操控。相关流程图如图7所示。
图7程序流程图
试验成果
在PSoC Creator环境下编译工程，并衔接PSoC4开发板，三相全桥驱动板与BLDC电机，通电后电机可正常运转，图8显现了电机运转时的三相反电动势波形。能够看出，BLDC运转平稳，反电动势为规范的梯形波。
图8三相反电动势图
5.小结
上述实例介绍了如安在Cypress新一代可编程片上体系芯片PSoC 4平台上完结无传感器BLDC操控计划。PSoC 4内部共同的模仿多路选择器、可编程数字逻辑模块合作内部比较器模块可完结灵敏的硬件过零点检测计划。一起PSoC 4内部集成的可编程UDB可将换相逻辑以PLD的办法固化在芯片中，完结快速牢靠的硬件换相。PSoC 4作为Cypress最新推出的产品，针对电机操控做出了赋有特征的优化。凭仗片内丰厚的资源及高度的灵敏性，用户能够轻松规划出高度集成化、低本钱、功用优越的电机操控计划。
