作者 / 林文富 刘伟俭
威创集团股份有限公司(广州 广东 510000)
*基金项目：2014年产学研专项项目经费，支撑小距离LED显现的多屏实时处理器体系的研制(编号：2014Y2-00211)
林文富(1982-)，男，硕士，中级电子工程师，研讨方向：视频处理;刘伟俭，男，博士，中级电子工程师，研讨方向：视频处理和显现技能。
摘要：跟着视频处理技能的不断发展，不管是模拟信号或许数字信号都遍及会转化为并行的视频信号进行处理;现在大部分视频处理芯片的接口均是BT1120等相似并行格局，因而关于视频信号的HS和VS的采样显得尤为重要。不同的设计者对VESA规范时序的了解存在差错，导致经过编码和解码后的HS和VS信号保存了这种差错。在设备对接时分，假如两家产品存在必定差错，会导致视频信号呈现偶然细微颤动。为了处理该问题，本文提出了一种能正常解码此类特别信号的视频检测办法，添加下流端设备的视频信号兼容性。该办法经过对列同步信号进行的计数，并在VS有用期间做差值，作为判别有用的行数，规避了惯例检测办法带来的差错。验证成果显现，选用该种特别的视频检测办法，能够有用去除视频的颤动，大大添加了下流视频解码端的兼容性。
1 视频HS和VS的规范时序
在VESA规范里面，界说了4种信号，别离是PCLK、DE、HS和VS，这四种信号尽管没有包括视频数据，可是十分要害。Pclk是视频的像素时钟，用于在有用的DE区间采样视频数据。DE表明有用数据选通信号也称数据使能信号，在液晶显现器电路中其表明符号有多种，如DSP、DSPTMG、DEN、DE等，一般称其为DE信号。其间HS表明行同步信号，VS表明场同步信号。在显现设备中，行同步信号(HS)的作用是挑选出显现器上有用行信号区间，场同步信号(VS)的作用是挑选出显现器上有用场信号区间，行场同步信号的一起作用，可将挑选出有用视频显现区域。
下图1所示为VESA规范时序图[1]，VS和HS可为正极性和负极性。一般来讲，在VS的有用区域的跳变沿开端核算HS，图1中VS的上升沿开端表明场同步信号有用，在VS的下降沿表明场同步信号开端无效。一般核算一帧内有多少行，便是经过核算在有用的VS区间，有多少个有用的HS数量来确认。以1080P的分辨率为例，一般水平像素点个数为2200，有用像素点个数为1920;笔直行数为1125，其间有用的行数为1080，其他包括了消隐期。
2 视频颤动产生的原因
现在的数字视频信号DVI、HDMI等，大多采样TMDS编码传输，经过差分对传输办法能够进行长距离传输，而且抗干扰性强。它和LVDS、TTL比较有较好的电磁兼容性能，能够用低成本的专用电缆完成长距离、高质量的数字信号传输。TMDS传输体系[2]分为两个部分：发送端和接纳端。TMDS发送端收到HDMI接口传来的表明RGB信号的24位并行数据(TMDS对每个像素的RGB三原色别离按8bit编码，即R信号有8位，G信号有8位，B信号有8位)，然后对这些数据进行编码和并/串转化，再将表明3个RGB信号的数据别离分配到独立的传输通道发送出去[3]。接纳端接纳来自发送端的串行信号，对其进行解码和串/并转化，然后发送到显现器的操控端。与此同时也接纳时钟信号，以完成同步。这种编码办法，对应DE、HS和VS信号，相同也是对其进行编码，经过第0通道进行传输。
如图2所示，视频图画在TMDS编码芯片中进行编码，转成DVI或许HDMI信号进入传输。经过线缆进入了下流的视频图画处理设备，图画经过缩放或许旋转处理后，输出到显现器进行输出显现。在这个传输途径中，假如在开端方位呈现HS和VS的相对方位产生偏移，经过TMDS的编码和解码后，这种方位偏移任然活传送到下流的视频处理设备。从下流视频处理设备的显现输出看，会呈现视频的颤动现象。在上游视频输出设备，见箭头处，由于不同的设计者对VESA规范的了解不相同，HS和VS产生相位差错或许呈现相似图3状况(①为VS，②为HS)均有或许。
3 新的视频检测办法
一般的列同步宽度检测办法是在VS和HS进入后，首要对其进行极性归一化，便是一致成VS低电平有用，HS高电平有用;归一化后，选用边缘触发计数办法，在VS的下降沿开端计数列同步宽度和时刻，在VS的上升沿保存计数值和清零。该种办法在正常的时序中对列同步宽度的判别是没有问题的，可是在上述反常现象中，通常会呈现列同步宽度计数过错。详细见图4，上面波形为反常波形，适当与VS的相位延迟了必定视点，选用一般的视频检测办法，将会导致第一个HS无法计数，列同步宽度和总时刻少核算一行，累积到必定程度图画呈现细微颤动。图4中，下面的波形为正常波形，当VS的下降沿开端时分，是能够正常计数到第一个HS的，不会呈现处理后的图画颤动现象。
为了处理上述的HS和VS相位产生反常问题，本文提出一种新的检测HS行数的办法。该办法针对一般办法的一种改善，改善点首要是选用了不依赖相位的办法，经过在VS的有用区间内，核算HS的差值办法来完成对列同步宽度的正确核算。该办法的首要完成流程见图5，首要也是对HS和VS进行归一化，适当对HS和VS的极性进行一致，完成对不同极性的信号选用相同的核算办法;判别VS的下降沿是否到来，假如没有，表明有用的VS区间还没有开端，进行等候，假如下降沿到了，开端对HS进行计数，而且记载下此刻的数值A1;判别VS的上升沿是否到来，假如没有，数据进行累加，假如到了，记载此刻的数值A2;由于记载数值的寄存器是有必定的位数约束，或许会呈现计数满了归零状况，所以，此刻要对该状况进行判别，若发现A2小于A1状况，则是呈现了翻转，此刻默许列同步宽度和前次记载是相同的，若没有呈现翻转，则核算列同步宽度为A2-A1+1。选用该种计数办法，能够有用防止一般检测办法的缺点，供给视频处理设备的兼容性。
4 定论
本文依据现在的一些视频信号有反常或许不完善的状况，提出了一种新的视频列同步检测办法。该办法和一般的检测办法不同在于它能够防止HS和VS相位差异带来的计数过错问题，选用了相对差值的办法来核算列同步宽度。该办法在实践使用中作用杰出，有用地处理了几个工程项目中呈现视频信号时而颤动问题，大大添加了显现端视频处理设备的兼容性，具有很高的实用价值。
参考文献：
[1]Proposed VESA and Industry Standards and Guidelinesfor Computer Display Monitor Timing (DMT) Version 1.0.
[2]苗绘玲.视频时序信号产生器的完成办法[J].电视技能,2016,40(10):45-49.
[3]KEITHJ.视频技能手册[M].第5版.杨征,田尊华,张杰良,等,译.北京:人民邮电出版社,2009.
本文来源于《电子产品世界》2018年第1期第66页，欢迎您写论文时引证，并注明出处。
