您的位置 首页 被动

ISE时序束缚笔记2——Global Timing Constraints

问题思考单一的全局约束可以覆盖多延时路径如果箭头是待约束路径,那么什么是路径终点呢?所有的寄存器是否有一些共同点呢? 问题解答什么是路径终点

  问题考虑

  单一的大局束缚可以掩盖多延时途径

  假如箭头是待束缚途径,那么什么是途径结尾呢?

  一切的寄存器是否有一些共同点呢?

  

点击看大图

 

  问题解答

  什么是途径结尾呢?

  ——FLOP1,FLOP2,FLOP3,FLOP4,FLOP5。

  一切的寄存器是否有一些共同点呢?

  ——它们同享一个时钟信号,束缚这个网络的时序可以一起掩盖束缚这些相关寄存器间的延时途径。

  周期束缚

  周期束缚掩盖由参阅网络钟控的的同步单元之间的途径延时。

  周期束缚不掩盖的途径有:input pads到output pads之间的途径(纯组合逻辑途径),input pads到同步单元之间的途径,同步单元到output pads之间的途径。

  

点击看大图

 

  周期束缚特性

  周期束缚运用最精确的时序信息,使其可以主动的核算:

  1. 源寄存器和意图寄存器之间的时钟偏斜(Clock Skew)

  2. 负沿钟控的同步单元

  3. 不同等占空比的时钟

  4. 时钟的输入颤动(jitter)

  假定:

  1. CLK信号占空比为50%

  2. 周期束缚为10ns

  3. 因为FF2将在CLK的下降沿触发,两个触发器之间的途径实际上将被束缚为10ns的50%即5ns

  

 

  时钟输入颤动(Clock Input Jitter)

  时钟输入颤动是源时钟的不确定性(clock uncertainty)之一

  时钟的不确定时刻有必要从以下途径扣除:

  ——周期束缚树立时刻途径

  ——OFFSET IN束缚的树立时刻途径

  时钟的不确定时刻有必要添加到以下途径中:

  ——周期束缚坚持时刻途径

  ——OFFSET IN束缚坚持时刻途径

  ——OFFSET OUT束缚途径

  

 

  Pad-to-Pad束缚

  ——不包括任何同步单元的纯组合逻辑电路

  ——纯组合逻辑延时途径开端并完毕于I/O pads,所以一般会被咱们遗失而未束缚

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/ziliao/beidong/117036.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部