FPGA的管脚首要包含：用户I/O（User I/O）、装备管脚、电源、时钟及特别运用管脚等。其间有些管脚可有多种用处，所以在规划FPGA电路之前，需求仔细的阅览相应FPGA的芯片手册。
下面以ALTEra公司的Cyclone系列FPGA为例，介绍FPGA的各种功用管脚。
（1）用户I/O。
I/Onum（LVDSnumn）：可用作输入或输出，或许双向口，一起可作为LVDS差分对的负端。其间num表明管脚序号。
一般在制作FPGA原理图时，将同一种功用和用处的管脚放在一个框图中，如图2.3所示是用户I/O的原理图。
（2）装备管脚。
MSEL［1..0］：用于挑选装备形式。FPGA有多种装备形式，比方自动、被迫、快速、正常、串行、并行等，能够此管脚进行挑选。
DATA0：FPGA串行数据输入，衔接至装备器材的串行数据输出管脚。
DCLK：FPGA串行时钟输出，为装备器材供给串行时钟。
nCSO（I/O）：FPGA片选信号输出，衔接至装备器材的nCS管脚。
ASDO（I/O）：FPGA串行数据输出，衔接至装备器材的ASDI管脚。
nCEO：下载链器材使能输出。在一条下载链（Chain）中，当第一个器材装备完成后，此信号将使能下一个器材开端进行装备。下载链的最终一个器材的nCEO应悬空。
图2.3 FPGA用户I/O原理图
nCE：下载链器材使能输入，衔接至上一个器材的nCEO。下载链第一个器材的nCE接地。
nCONFIG：用户形式装备起始信号。
nSTATUS：装备状况信号。
CONF_DONE：装备完毕信号。
如图2.4所示是FPGA装备管脚原理图。
图2.4 FPGA装备管脚原理图
（3）电源管脚。
VCCINT：内核电压。一般与FPGA芯片所选用的工艺有关，例如130nm工艺为1.5V，90nm工艺为1.2V。
VCCIO：端口电压。一般为3.3V，还能够支撑挑选多种电压，如5V、1.8V、1.5V等。
VREF：参阅电压。
GND：信号地。
（4）时钟管脚。
VCC_PLL：锁相环管脚电压，直连续VCCIO。
VCCA_PLL：锁相环模仿电压，一般经过滤波器接到VCCINT上。
GNDA_PLL：锁相环模仿地。
GNDD_PLL：锁相环数字地。
CLKnum（LVDSCLKnump）：锁相环时钟输入。支撑LVDS时钟输入，p接正端，num表明PLL序号。
CLKnum（LVDSCLKnumn）：锁相环时钟输入。支撑LVDS时钟输入，n接负端，num表明PLL序号。
PLLnum_OUTp（I/O）：锁相环时钟输出。支撑LVDS时钟输入，p接正端，num表明PLL序号。
PLLnum_OUTn（I/O）：锁相环时钟输出。支撑LVDS时钟输入，n接负端，num表明PLL序号。
如图2.6所示是FPGA时钟管脚原理图。
图2.5 FPGA电源管脚原理图 图2.6 FPGA时钟管脚原理图
别的，FPGA的管脚中，有一些是大局时钟，这些管脚在FPGA中现已做好了时钟树。运用这些管脚作为要害时钟或信号的布线能够获得最佳功能。
（5）特别管脚。
VCCPD：用于挑选驱动电压。
VCCSEL：用于操控装备管脚和锁相环相关的输入缓冲电压。
PORSEL：上电复位选项。
NIOPULLUP：用于操控装备时所运用的用户I/O的内部上拉电阻是否作业。
TEMPDIODEn/p：用于相关温度灵敏二极管。
