关于PLC故障排查的思路和方法-PLC主要由中央处理单元、输入接口、输出接口、通信接口等部分组成，其中CPU是PLC的核心，I/0部件是连接现场设备与CPU之间的接口电路，通信接口用于与编程器和上位机连接。
FPGA进行静态时序分析-静态时序分析简称STA，它是一种穷尽的分析方法，它按照同步电路设计的要求，根据电路网表的拓扑结构，计算并检查电路中每一个DFF（触发器）的建立和保持时间以及其他基于路径的时延要求是否满足。
通过CPLD器件实现雷达接收机的自动增益控制电路的设计-对于单脉冲跟踪雷达而言，图1是和支路的电路框图，他是一个闭环系统，为了保证2个差支路输出的角误差信号与目标的远近无关，和路产生的AGC控制码必须同时对2个差路进行增益控制，为了补偿和差三路的数控衰减器的不一致性，通常利用ROM来修正差路的控制特性曲线，以和路AGC控制码为地址，ROM内的数据是和路AGC控制码所对应的差路AGC控制码。
Xilinx-7Series-FPGA高速收发器使用学习-FPGA内部并行数据通过FPGATX Interface进入TX发送端，然后经过PCS和PMA子层的各个功能电路处理之后，最终从TX驱动器中以高速串行数据输出。
基于NIOS处理器实现A/D数据采集电路的控制接口逻辑设计-在FPGA系统中，实现对外部A/D数据采集电路的控制接口逻辑，由于其逻辑功能不是很复杂，因此可采用自定义的方式。采用这种方法进行设计有两种途径。①从软件上去实现。这种方案将NIOS处理器作为一个主控制器，通过编写程序来控制数据转换电路。由于NIOS处理器的工作频率相对于外部设备来说要高出许多，故此种方法会造成CPU资源极大的浪费；②用FPGA 的逻辑资源来实现A/D采集电路的控制逻辑。FPGA有着丰富的逻辑资源和接口资源，在其中实现并行的数据采集很少会受到硬件资源的限制，在功能上，设计的接口控制逻辑相当于一个主控制器，它是针对具体的外部电路而实现的，容易满足要求、又能节约资源，提高系统性能。因此，采用硬件逻辑去实现控制将是一种较好的方式。
采用可编程器件CPLD实现ARINC429收发电路与接口板的通信设计-PC104总线系统是一种新型的计算机测控平台，作为嵌入式PC的一种，在软件与硬件上与标准的台式PC（PC/AT）体系结构完全兼容，它具有如下优点：体积小、十分紧凑，并采用模块化结构，功耗低，总线易于扩充，紧固堆叠方式安装，适合于制作高密度、小体积、便携式测试设备，因此在军用航空设备上有着广泛的应用，但也正是PC104板的这种小尺寸结构、板上可用空间少给设计带来了一定的困难，所以本设计采用了复杂可编程器件CPLD，用CPLD完成了PC104总线与429总线通讯的主要电路，大大节省了硬件资源，本文着重介绍了CPLD部分的设计。
采用TMS320LF2407A和EP1C6Q240C8实现喷气织机引纬控制系统方案设计-喷气织机的引纬控制系统直接决定着喷气织机的运行效率、能耗、产品质量、平均无故障时间等关键性的指标，是喷气织机整个电控系统的核心之一。市场上现存的喷气织机的引纬控制系统一般都是利用处理器和硬件电路两部分配合实现［2］，即引纬角度信号由处理器通过软件比较产生，单稳态信号产生部分和电磁阀驱动部分则由电子元器件组成的硬件电路实现。
利用半拍错位同步法消除异步电路的亚稳态-当今的数字系统往往是围绕CPLD/ FPGA 进行设计的， 首选的方案是采用同步时序电路设计 ， 也称作单时钟系统， 电路中所有触发器的时钟输入端共享同一个时钟， 每个触发器的状态变化都是在时钟的上升沿（ 或下降沿） 完成的， 与时钟脉冲信号同步。
采用5管单元的SRAM结构实现CPLD可编程电路的设计-显然，设计基于SRAM编程技术的CPLD可以很好解决上述应用问题。CPLD的设计和实现的关键问题是核心可编程电路结构的实现。因此，本文主要探讨针对CPLD的核心可编程结构，如何设计具有相似功能且基于SRAM编程技术的电路结构，从而更好满足动态重构系统中实现复杂状态机和译码电路的应用。
采用Fusion FPGA实现扩散炉温控系统的软硬件设计-当前国内外温控设备以单路控制居多，只能控制一路加热没备。在国内，可以对高温设备同时多路温度监控系统的研发还是相对滞后，大多数设备都是通过RS232接口或者其他有线接口与上位机通信，而无线的监控部分很少涉及。这里提出的设计方法在现有技术基础上大胆创新，具有挑战性。硬件电路的设计采用FPGA编程的方式实现，电路更改方便，用FPGA的方式实现整个系统的自动控制，降低成本，提高精度，并利用ZigBee短距离无线传输协议实现无线远程控制。
正在加载中...
已加载全部内容
已经没有更多文章了
